[發明專利]半導體器件的制作方法

有效

• 申請號: 201010130286.7
• 申請日: 2010-03-15
• 公開（公告）號: CN102194679B
• 公開（公告）日: 2013-08-14
• 發明（設計）人: 李強
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28
• 代理公司: 北京德琦知識產權代理有限公司 11018
• 代理人: 牛崢;王麗琴

技術領域

本發明涉及半導體制造技術領域，特別涉及一種半導體器件的制作方 法。

背景技術

目前，伴隨著半導體制造技術的飛速發展，半導體器件為了達到更快 的運算速度、更大的數據存儲量以及更多的功能，晶片朝向更高的元件密度、 高集成度方向發展，半導體器件柵極位置的制作變得越來越重要。

現有技術中，半導體器件的制作方法包括以下步驟，下面結合圖1a至圖 1c進行說明。

步驟11、形成柵極結構，如圖1a所示：首先需在半導體襯底100上生 成柵極氧化層110，然后在柵極氧化層110上沉積多晶硅層120，接著在所述 多晶硅層120的表面涂布光阻膠層(圖中未顯示)，曝光顯影圖案化該光阻 膠層，定義柵極的位置，以圖案化的光阻膠層為掩膜，依次刻蝕多晶硅層120 和柵極氧化層110，形成柵極結構；

步驟12、在柵極結構的兩側形成側壁層(spacer)：在去除光阻膠后， 在多晶硅層120的表面，以及半導體襯底100的表面依次沉積第一氧化層 130、氮化層140和第二氧化層150，然后干法刻蝕第一氧化層130、氮化層 140，以及第二氧化層150的一部分，如圖1b所示，由于干法刻蝕為各向異 性刻蝕，所以刻蝕主要在水平方向進行，而保留側壁(垂直方向)上的厚度； 接著濕法刻蝕第二氧化層150的剩余部分至預定厚度時，結束刻蝕，如圖1c 所示，形成側壁層，這里所形成的側壁層為三層氧化層-氮化層-氧化層(ONO) 疊層結構。其中，為防止干法刻蝕速率較快，如果完全采用干法刻蝕第二氧 化層150時無法控制刻蝕速率，導致刻蝕到半導體襯底，所以干法刻蝕只刻 蝕第二氧化層150的一部分。而且完成濕法刻蝕第二氧化層150時，仍然預 留一定厚度在半導體襯底上，該預定厚度的第二氧化層150在后續離子注入 時，保護半導體襯底不受離子損傷。側壁層中的氧化層，一般采用正硅酸乙 酯(TEOS)和臭氧(O₃)反應淀積氧化硅(SiO₂)層。

需要注意的是，現有技術中一般濕法刻蝕第二氧化層150時采用氫氟酸 (HF)，濕法刻蝕在酸槽里進行，酸槽里的氫氟酸經過濾之后循環使用，如 果過濾器長時間使用之后，過濾效果就會變差，使得再次使用的氫氟酸中帶 有雜質缺陷，落在要進行濕法刻蝕的晶片(wafer)上，每片wafer包括多個 曝光單元(shot)，整片wafer上每個shot之間的圖案是相同的，即將wafer 劃分為若干個具有周期性結構的shot，一個shot內又包括多個die，每個die 內分布多個柵極。通過掃描電子顯微鏡(SEM)的捕獲發現，在每個die的 下方角落區域，這種雜質缺陷的數量較之其他區域尤其嚴重，如圖2所示， 圖2為掃描電子顯微鏡捕獲的一個die上的雜質缺陷分布圖。經過X射線光 譜分析，這種雜質缺陷的主要成分仍然為氧化物。圖3為透射電子顯微鏡 (TEM，Transmission?Electron?Microscope)下的樣品切片示意圖，雜質缺陷 還可能落在其他區域，為了更加清楚地說明現有技術所存在的問題，圖中只 顯示雜質缺陷出現的主要區域。如圖3所示，雜質缺陷會落在柵極與柵極之 間的區域，或者大塊的雜質缺陷直接將柵極和柵極連接起來，這都大大增加 了后續在半導體襯底上柵極與柵極之間的區域，進行離子注入時，保護層的 厚度，嚴重影響離子注入時的效果，例如同樣的注入劑量，導致注入深度較 淺等問題。所以雜質缺陷數量過多時，報廢率(kill?rate)也是很高的。

發明內容

有鑒于此，本發明解決的技術問題是：減少側壁層濕法刻蝕之后的雜 質缺陷。

為解決上述技術問題，本發明的技術方案具體是這樣實現的：

本發明公開了一種半導體器件的制作方法，該方法包括：

在晶片半導體襯底上形成柵極結構；

在柵極結構的兩側形成具有氧化層-氮化層-氧化層疊層結構的側壁層；

對晶片表面進行氫氟酸處理。

在形成所述側壁層之后，對晶片表面進行氫氟酸處理之前，對晶片表面進 行檢測，在檢測到氧化物雜質缺陷時，對晶片表面進行氫氟酸處理。

在氫氟酸處理之后該方法進一步包括依次采用硫酸處理和氨水處理晶片。

在氫氟酸處理之后該方法進一步包括采用硫酸處理或者氨水處理晶片。

所述氫氟酸處理的方法為：