[發(fā)明專利]半導體裝置及其制造方法

有效

• 申請?zhí)枺?/td>: 201010130215.7
• 申請日: 2010-03-05
• 公開（公告）號: CN101840912A
• 公開（公告）日: 2010-09-22
• 發(fā)明（設(shè)計）人: 羅明健;吳國雄
• 申請（專利權(quán)）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L25/00
• 分類號: H01L25/00;H01L23/522;H01L23/485;H01L21/60
• 代理公司: 隆天國際知識產(chǎn)權(quán)代理有限公司 72003
• 代理人: 姜燕;邢雪紅

技術(shù)領(lǐng)域

本發(fā)明有關(guān)于一種系統(tǒng)及方法以連接半導體裝置，特別有關(guān)于一種系統(tǒng)及方法通過使用先導孔工藝的穿硅導孔(via-first?TSV)及后導孔工藝的穿硅導孔(via-last?TSV)已連接芯片于系統(tǒng)級封裝(System-in-Package，簡稱SiP)構(gòu)造中。

背景技術(shù)

大體上，穿硅導孔(through-silicon?via，簡稱TSV)已用于形成電性連接于系統(tǒng)級封裝(SiP)構(gòu)造中，以連接多重半導體芯片穿透半導體芯片基板。一種形成所述穿硅導孔(TSV)的方法被稱為先導孔(via-first)工藝，在形成半導體芯片的金屬化層之前，先形成穿硅導孔(TSV)穿透該基板，并且該穿硅導孔電性連接至靠近該基板的一金屬化層。然而，為維持一低電阻的路徑至該基板上的有源元件，此一連接事實上卻增加任何饋孔(feedthrough)連接(即提供電力至另一芯片)，其必須也包括上述多個金屬化層的電阻，通過這些金屬化層電力必須傳至該芯片的另一面。

為了降低此饋孔(feedthrough)電阻，可使用另一方法被稱為后導孔(via-last)工藝。在此方法中，上述多個金屬化層先形成于該基板之上，然后形成穿硅導孔(TSV)延伸穿透該基板和上述多個金屬化層。此方法能允許一直線路徑穿透該芯片，從上述多個金屬化層而并無增加額外的電阻。然而，為降低電阻從芯片的一面至另一面(以及至另一裸片)，此一穿硅導孔(TSV)也增加至有源元件位于該芯片上的電阻，由于任一電力信號必須沿著此后導孔(via-last)工藝的TSV傳遞穿越該半導體芯片，并且接著傳遞回來穿越上述多個金屬化層已抵達該有源元件。

有鑒于此，業(yè)界亟需一種系統(tǒng)及方法，能降低饋孔(feedthrough)電阻而不會增加連接至有源元件的連線電阻。

發(fā)明內(nèi)容

上述所揭示及其他的問題可通過本發(fā)明實施例而獲得解決及避免，并且能達成技術(shù)上的優(yōu)點，本發(fā)明實施例提供于系統(tǒng)級封裝中具有穿硅導孔(TSV)的一混成結(jié)構(gòu)。

根據(jù)本發(fā)明的一實施例，一種半導體裝置包括一基板具有一第一面和對向于第一面的一第二面以及一第一導電區(qū)域位于該基板的第一面上。一第一導電孔自該基板的第二面延伸至該第一導電區(qū)域，而未延伸穿越該第一導電區(qū)域；以及一第二導電孔自該基板的第二面延伸穿越該導電區(qū)域。

根據(jù)本發(fā)明另一實施例，一種半導體裝置包括一第一半導體芯片包括一第一基板以及一第一金屬化區(qū)域，該第一基板包括一第一面和一第二面。一第一導電孔自該第一基板的第二面延伸至該第一基板的第一面并且終止于該第一金屬化區(qū)域。一第二導電孔延伸穿越該第一半導體芯片。

根據(jù)本發(fā)明又一實施例，一種半導體裝置的制造方法包括提供一第一基板及形成一第一導電孔穿越該第一基板。一第一導電區(qū)域形成于該第一基板之上，以及形成一第二導電孔延伸穿越該第一基板與該第一導電區(qū)域。

本發(fā)明所述實施例的優(yōu)點為，其提供一低電阻路徑通過一先導孔工藝的穿硅導孔(via-first?TSV)以供相鄰芯片連線，而也提供一饋孔(feedthrough)通道，通過一后導孔工藝的穿硅導孔(via-last?TSV)以供多重芯片之間的連線。通過提供不同的穿硅導孔(TSV)精確地視實際TSV的使用而定，能降低整體的連線電阻。

為使本發(fā)明能更明顯易懂，下文特舉實施例，并配合附圖，作詳細說明如下：

附圖說明

圖1顯示根據(jù)本發(fā)明的實施例于形成先導孔工藝的穿硅導孔(via-firstTSV)的初始步驟的剖面示意圖。

圖2顯示根據(jù)本發(fā)明的實施例在形成金屬化層于該層間介電層、該基板和先導孔工藝的穿硅導孔(via-first?TSV)的剖面示意圖。

圖3顯示根據(jù)本發(fā)明的實施例在形成后導孔工藝的穿硅導孔(via-lastTSV)的剖面示意圖。

圖4顯示根據(jù)本發(fā)明的實施例將該基板薄化以露出該先導孔工藝的穿硅導孔(via-first?TSV)103和后導孔工藝的穿硅導孔(via-last?TSV)301，而形成via-first?TSV?401和via-last?TSV?403的剖面示意圖。

圖5顯示根據(jù)本發(fā)明的一實施例，通過使用上述對應(yīng)圖1～圖4的工藝所形成的第一芯片501，與一封裝基板503、一第二芯片505和第三芯片507集成化至系統(tǒng)級封裝(SiP)構(gòu)造的剖面示意圖。

【主要附圖標記說明】

101～基板；

102～有源元件；

103～先導孔工藝的穿硅導孔(via-first?TSV)；

104～層間介電層；