[發明專利]可提高穩定性的輸出緩沖電路在審
| 申請號: | 201010126909.3 | 申請日: | 2010-03-04 |
| 公開(公告)號: | CN102195635A | 公開(公告)日: | 2011-09-21 |
| 發明(設計)人: | 許筱妊;陳季廷;郭耀鴻 | 申請(專利權)人: | 聯詠科技股份有限公司 |
| 主分類號: | H03K19/0175 | 分類號: | H03K19/0175;G09G3/20 |
| 代理公司: | 北京市浩天知識產權代理事務所 11276 | 代理人: | 劉云貴 |
| 地址: | 中國臺*** | 國省代碼: | 中國臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 提高 穩定性 輸出 緩沖 電路 | ||
技術領域
本發明涉及一種可提高穩定性的輸出緩沖電路,尤其涉及一種通過調整運算放大器的信號輸出路徑阻抗,來提高運算放大器的相位邊限的輸出緩沖電路。
背景技術
輸出緩沖器(Output?Buffer)常用于各式電子裝置中,用來隔離信號輸入端與輸出端,以避免信號輸入端受負載影響,并增強推動負載的能力。例如,在液晶顯示裝置中,源極驅動器是通過輸出緩沖器將液晶面板上的每個像素充電至相對應的電壓水平,來驅動每個像素所對應的液晶分子。因此,輸出緩沖器的驅動能力與液晶顯示裝置的顯示質量及反應時間有很大的關系。
請參考圖1,圖1是一個公知源極驅動器10的示意圖。源極驅動器10包含有移位緩存器(shift?register)11、數據栓鎖器(或稱為線緩沖器)12、數字模擬轉換器13、輸出緩沖器14及輸出開關15。其中,移位緩存器11用來根據頻率信號CLK,依序接收影像數據DATA。當接收完對應于水平掃描線的影像數據后,數據栓鎖器12會根據時序控制器(圖未示)所產生的數據加載信號LOAD,擷取移位緩存器11中所暫存的數據,以使移位緩存器11可繼續接收下一條水平掃描線的影像數據。接著,數字模擬轉換器13將數據栓鎖器12所儲存的數字像素數據轉換為模擬電壓,以輸出至輸出緩沖器14。輸出緩沖器14用來提供足夠的驅動能力,而輸出開關15則依序將輸出緩沖器14耦接至相對應的數據線DL,以驅動相對應的數據線DL。
在圖1中,輸出緩沖器14與輸出開關15被稱為源極驅動器10的輸出緩沖電路。詳細來說,如圖2所示,輸出緩沖器14包含有運算放大器110,而輸出開關15包含有開關SW,用以經由源極驅動器10的輸出墊片P與相對應數據線DL建立信號傳輸路徑。運算放大器110具有正向輸入端IN+、反向輸入端IN-及輸出端OUT。正向輸入端IN+用來接收模擬電壓;而輸出端OUT則耦接于反向輸入端IN-,形成負反饋回路。運算放大器110依據正向輸入端IN+所接收的模擬電壓,將連接于源極驅動器10的輸出墊片P的數據線DL的電壓驅動至某一電壓水平。然而,為了在不同的時間點驅動同一數據線上不同的像素,源極驅動器10必須時常地更新該模擬電壓。因此,當在更新該模擬電壓時,源極驅動器10會使開關SW呈現斷路狀態,直到預備驅動數據線DL時,才會使開關SW開啟(turned?on),以將更新后的模擬電壓輸出至相對應數據線DL。
當開關SW開啟時,運算放大器110的輸出端OUT經由輸出墊片P而電性連接至數據線DL。一般來說,輸出電壓的穩定時間主要是由相對應數據線DL的電容負載CLOAD、開關SW的導通電阻值及運算放大器110的輸出電阻值所決定。然而,公知的源極驅動器為了降低功率損耗,不斷地減小輸出緩沖器輸出級的直流電流,造成運算放大器的相位邊限不斷下降,導致穩定時間上升。在此情形下,輸出電壓的測試取值時間也不得不往后延長,使得測試成本不斷地提高。
發明內容
本發明揭露一種可提高穩定性的輸出緩沖電路。該輸出緩沖電路包含有運算放大器、電容負載及輸出控制單元。該運算放大器具有正輸入端、負輸入端及輸出端,該輸出端反饋耦接于該負輸入端,該運算放大器根據該正輸入端所接收的輸入電壓,產生具有相對應水平的輸出電壓至該輸出端。該輸出控制單元耦接于該運算放大器的該輸出端及該電容負載之間,用來控制該運算放大器的該輸出端與該電容負載間的電性連接,以形成信號輸出路徑,并在該信號輸出路徑形成時,調整該信號輸出路徑的阻抗大小。
本發明的主要目的在于提供一種可提高穩定性的輸出緩沖電路。本發明輸出緩沖電路通過控制運算放大器的輸出路徑阻抗大小,調整運算放大器的零點位置,以縮短穩定時間及測試時間。
因此,源極驅動器的測試成本可有效地被降低,而提升其競爭力。
附圖說明
圖1是一個公知源極驅動器的示意圖。
圖2是圖1的源極驅動器的一個輸出緩沖電路的示意圖。
圖3是本發明實施例一個輸出緩沖電路的示意圖。
圖4為圖3的輸出緩沖電路的信號時序圖。
圖5是本發明另一實施例一個輸出緩沖電路的示意圖。
圖6為圖5的輸出緩沖電路的信號時序圖。
圖7為本發明又一實施例一個輸出緩沖電路的示意圖。
其中,附圖標記說明如下:
10?????????????????源極驅動器
11?????????????????移位緩存器
12?????????????????數據栓鎖器
13?????????????????數字模擬轉換器
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于聯詠科技股份有限公司,未經聯詠科技股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201010126909.3/2.html,轉載請聲明來源鉆瓜專利網。





