[發(fā)明專利]用于多處理器的中斷最優(yōu)化有效
| 申請?zhí)枺?/td> | 201010124820.3 | 申請日: | 2010-02-26 |
| 公開(公告)號(hào): | CN101872315A | 公開(公告)日: | 2010-10-27 |
| 發(fā)明(設(shè)計(jì))人: | 安德魯·沃爾夫 | 申請(專利權(quán))人: | 勒斯塔爾技術(shù)有限責(zé)任公司 |
| 主分類號(hào): | G06F9/48 | 分類號(hào): | G06F9/48 |
| 代理公司: | 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227 | 代理人: | 杜誠;李春暉 |
| 地址: | 美國特*** | 國省代碼: | 美國;US |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 用于 處理器 中斷 優(yōu)化 | ||
背景技術(shù)
中斷可以將要通過執(zhí)行中斷處理程序來進(jìn)行服務(wù)的事件通知給計(jì)算系統(tǒng),中斷處理程序也可以被已知為中斷服務(wù)例程(ISR)。這種通知事件可以被稱為中斷請求(IRQ)。處理器可以經(jīng)歷環(huán)境切換(context?switch)以從其當(dāng)前的任務(wù)轉(zhuǎn)換到執(zhí)行與接收的中斷相關(guān)聯(lián)的中斷處理程序。從當(dāng)前的處理器任務(wù)的轉(zhuǎn)換可以被認(rèn)為是當(dāng)前任務(wù)的中斷。將接收的中斷分配給特定的處理器或處理器核心以在多處理器計(jì)算系統(tǒng)內(nèi)執(zhí)行會(huì)呈現(xiàn)額外的復(fù)雜性。本文中進(jìn)行的公開是針對這些考慮以及其它考慮而給出的。
發(fā)明內(nèi)容
本文中對用于在多處理器計(jì)算系統(tǒng)內(nèi)對中斷進(jìn)行處理的技術(shù)進(jìn)行了描述。多處理器計(jì)算系統(tǒng)可以具有:多個(gè)處理器、具有多個(gè)處理器核心的處理器、每個(gè)都具有多個(gè)處理器核心的多個(gè)處理器,或者其任意組合。特定的處理器或核心可以被確定為用于執(zhí)行特定的中斷處理程序的優(yōu)選處理器。該處理器或處理器核心可以被稱為用于該特定中斷處理程序的優(yōu)選處理器。能夠接收與中斷處理程序相關(guān)聯(lián)的中斷。一個(gè)或更多個(gè)接受處理器可以被確定為用于響應(yīng)于對中斷的接收來執(zhí)行中斷處理程序的候選。響應(yīng)于優(yōu)選處理器是接受處理器,可以指派優(yōu)選處理器執(zhí)行中斷處理程序。
被傳遞給中斷控制器模塊的附加信息可以支持對中斷響應(yīng)資源進(jìn)行分配,以維持處理器核心對中斷服務(wù)例程的聯(lián)系(affinity)。該聯(lián)系可以通過將之前執(zhí)行了中斷處理程序的處理器視為優(yōu)選處理器,并優(yōu)選地在該處理器上執(zhí)行特定中斷處理程序來支持高速高速緩存效率。高速高速緩存效率可以與將中斷處理程序的執(zhí)行指派給當(dāng)前空閑或者當(dāng)前正在處理較低優(yōu)先級(jí)任務(wù)的不同處理器的好處相平衡。
以上的概述僅僅是示例性的,并非意在以任何方式進(jìn)行限制。除了以上所描述的示例性的方面、實(shí)施例以及特征,通過參考附圖以及以下的詳細(xì)描述,其它方面、實(shí)施例以及特征將變得明顯。
附圖說明
結(jié)合附圖,本公開的以上以及其它特征通過以下的描述以及所附權(quán)利要求書將變得更充分明顯。可以理解的是,這些附圖僅僅描繪了根據(jù)本公開的幾個(gè)實(shí)施例,因此,不被認(rèn)為是對其范圍的限制,將通過使用附圖利用附加的特性和細(xì)節(jié)對本公開進(jìn)行描述,其中:
圖1是示出用于多處理器的工作環(huán)境的框圖;
圖2是示出具有中斷控制器的多核處理器的框圖;
圖3是示出多核處理器內(nèi)的中斷控制器和中斷請求仲裁器的框圖;
圖4是示出中斷消息的數(shù)據(jù)結(jié)構(gòu)圖;
圖5是示出用于利用優(yōu)選處理器核心和仲裁器授權(quán)對中斷進(jìn)行指派的處理的流程圖;
圖6是示出用于利用具有被推定的指派的單個(gè)優(yōu)選處理器核心對中斷進(jìn)行指派的處理的流程圖;
圖7是示出用于利用優(yōu)選處理器核心的有序列表對中斷進(jìn)行指派的處理的流程圖;以及
圖8是示出全部根據(jù)本公開布置的示例性計(jì)算系統(tǒng)的框圖。
具體實(shí)施方式
在下面的詳細(xì)描述中,參考形成說明書一部分的附圖。在附圖中,除非上下文另行規(guī)定,相似的附圖標(biāo)記一般標(biāo)識(shí)相似的部件。詳細(xì)的說明書、附圖以及權(quán)利要求書中所描述的示例性實(shí)施例不意味著是限制性的。在不脫離這里呈現(xiàn)的主題的實(shí)質(zhì)或范圍的情況下,可以采用其它的實(shí)施例,并可以進(jìn)行其它改變。將會(huì)理解的是:如這里總體描述、以及附圖中所示的本公開的實(shí)施例能夠以許多各種不同的結(jié)構(gòu)被布置、替換、組合、分開以及設(shè)計(jì),其全部都是這里明確預(yù)期的。
除其它外,下面的公開闡述了與用于將中斷分配給多處理器內(nèi)的特定處理器核心的技術(shù)相關(guān)的方法、裝置、系統(tǒng)和計(jì)算機(jī)程序產(chǎn)品。通過使用這里給出的技術(shù)和概念,調(diào)度和通信中斷響應(yīng)可以將附加信息提供給中斷控制器電路,以試圖維持處理器核心對中斷服務(wù)例程的聯(lián)系。該聯(lián)系可以通過在之前執(zhí)行了中斷處理程序的處理器上執(zhí)行該中斷處理程序來支持高速高速緩存效率。該高速高速緩存效率還可以與將中斷處理程序的執(zhí)行指派給當(dāng)前空閑或者當(dāng)前正在處理優(yōu)先級(jí)比中斷處理程序的優(yōu)先級(jí)低的任務(wù)的處理器的好處相平衡。現(xiàn)在參考附圖(其中,在幾個(gè)圖中,相同的附圖標(biāo)記表示相同的元件),對多處理器系統(tǒng)內(nèi)的中斷最優(yōu)化的方面進(jìn)行描述。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于勒斯塔爾技術(shù)有限責(zé)任公司,未經(jīng)勒斯塔爾技術(shù)有限責(zé)任公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201010124820.3/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。





