[發(fā)明專利]用于多處理器的中斷最優(yōu)化

有效

• 申請(qǐng)?zhí)枺?/td>: 201010124820.3
• 申請(qǐng)日: 2010-02-26
• 公開（公告）號(hào): CN101872315A
• 公開（公告）日: 2010-10-27
• 發(fā)明（設(shè)計(jì)）人: 安德魯·沃爾夫
• 申請(qǐng)（專利權(quán)）人: 勒斯塔爾技術(shù)有限責(zé)任公司
• 主分類號(hào): G06F9/48
• 分類號(hào): G06F9/48
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 杜誠(chéng);李春暉

1.一種用于在多處理器計(jì)算系統(tǒng)內(nèi)對(duì)中斷進(jìn)行處理的方法，所述方法包括：

確立多處理器計(jì)算系統(tǒng)內(nèi)用于執(zhí)行中斷處理程序的優(yōu)選處理器；

接收與所述中斷處理程序相關(guān)聯(lián)的中斷；

響應(yīng)于接收所述中斷，確定一個(gè)或更多個(gè)接受執(zhí)行所述中斷處理程序的處理器；以及

由仲裁器確定所述中斷處理程序到接受執(zhí)行的所述處理器中的一個(gè)處理器的指派。

2.如權(quán)利要求1所述的方法，其中，所述中斷處理程序的指派包括：響應(yīng)于所述優(yōu)選處理器是接受執(zhí)行的所述處理器中的一個(gè)處理器，將所述中斷處理程序指派給所述優(yōu)選處理器。

3.如權(quán)利要求1所述的方法，其中，響應(yīng)于與相應(yīng)處理器的當(dāng)前任務(wù)相關(guān)聯(lián)的第一優(yōu)先級(jí)低于與所述中斷處理程序相關(guān)聯(lián)的第二優(yōu)先級(jí)，發(fā)生接受執(zhí)行。

4.如權(quán)利要求1所述的方法，還包括：將所述優(yōu)選處理器更新為執(zhí)行所述中斷處理程序的最近處理器。

5.如權(quán)利要求1所述的方法，其中，將一個(gè)或更多個(gè)接受處理器確定為候選包括：響應(yīng)于將接收到的中斷提供給相應(yīng)接受處理器，從所述處理器接收接受消息。

6.如權(quán)利要求1所述的方法，其中，用于執(zhí)行中斷處理程序的優(yōu)選處理器被指定為處理器的有序列表。

7.如權(quán)利要求1所述的方法，其中，所述優(yōu)選處理器是執(zhí)行所述中斷處理程序的最近處理器。

8.一種用于在多處理器計(jì)算系統(tǒng)內(nèi)對(duì)中斷進(jìn)行處理的系統(tǒng)，所述系統(tǒng)包括：

多個(gè)處理器核心；

中斷線，用于向所述多處理器請(qǐng)求中斷服務(wù)；以及

中斷控制器模塊，用于：

維持針對(duì)多個(gè)處理器核心中的一個(gè)優(yōu)選處理器核心的聯(lián)系以對(duì)中斷進(jìn)行服務(wù)，

從所述中斷線接收所述中斷，

確定多個(gè)處理器核心中的哪個(gè)處理器核心請(qǐng)求該所述中斷，以及

響應(yīng)于多個(gè)處理器核心中的一個(gè)優(yōu)選處理器核心請(qǐng)求所述中斷，將所述中斷分配給所述多個(gè)處理器核心中的所述一個(gè)優(yōu)選處理器核心。

9.如權(quán)利要求8所述的系統(tǒng)，其中，請(qǐng)求所述中斷的任何處理器核心是空閑的或者正在執(zhí)行優(yōu)先級(jí)低于與所述中斷相關(guān)聯(lián)的優(yōu)先級(jí)的當(dāng)前任務(wù)。

10.如權(quán)利要求8所述的系統(tǒng)，其中，所述多個(gè)處理器核心中的一個(gè)優(yōu)選處理器核心是對(duì)所述中斷進(jìn)行服務(wù)的最近處理器。

11.如權(quán)利要求8所述的系統(tǒng)，其中，所述中斷控制器模塊還用于：將所述多個(gè)處理器核心中的所述一個(gè)優(yōu)選處理器核心更新成對(duì)所述中斷進(jìn)行服務(wù)的最近處理器。

12.如權(quán)利要求8所述的系統(tǒng)，其中，確定多個(gè)處理器核心中的哪個(gè)處理器核心請(qǐng)求所述中斷包括：從請(qǐng)求所述中斷的處理器核心中的每個(gè)處理器核心接收請(qǐng)求消息。

13.如權(quán)利要求12所述的系統(tǒng)，其中，指定了最大時(shí)間窗口以接收所述請(qǐng)求消息。

14.如權(quán)利要求8所述的系統(tǒng)，其中，所述中斷控制器模塊還用于：將授權(quán)消息傳輸給所述中斷處理程序的處理器核心中被指派執(zhí)行的一個(gè)處理器核心。

15.一種計(jì)算機(jī)存儲(chǔ)介質(zhì)，其上存儲(chǔ)有計(jì)算機(jī)可執(zhí)行的指令，所述指令在被計(jì)算機(jī)系統(tǒng)執(zhí)行時(shí)，使得計(jì)算機(jī)系統(tǒng)：

接收與中斷處理程序相關(guān)聯(lián)的中斷；

將接收到的中斷提供給一個(gè)或更多個(gè)處理器；以及

響應(yīng)于由仲裁器將接收到的中斷指派給所述處理器中的一個(gè)處理器，將該處理器確定為優(yōu)選處理器。

16.如權(quán)利要求15所述的計(jì)算機(jī)存儲(chǔ)介質(zhì)，其中，所述仲裁器從接受接收到的中斷的處理器接收請(qǐng)求，并響應(yīng)于所述優(yōu)選處理器是接受接收到的中斷的處理器中的一個(gè)處理器，將所述中斷處理程序指派給所述處理器中的一個(gè)處理器。

17.如權(quán)利要求16所述的計(jì)算機(jī)存儲(chǔ)介質(zhì)，其中，接受執(zhí)行的一個(gè)或更多個(gè)處理器包括：空閑的或者正在執(zhí)行優(yōu)先級(jí)低于與所述中斷處理程序相關(guān)聯(lián)的優(yōu)先級(jí)的相應(yīng)任務(wù)的每一個(gè)接受處理器核心。

18.如權(quán)利要求16所述的計(jì)算機(jī)存儲(chǔ)介質(zhì)，其中，優(yōu)選處理器核心由優(yōu)選處理器核心的有序列表來指定。