[發明專利]自動校準和差通道擴頻碼相位一致的處理方法

有效

• 申請號: 201010123997.1
• 申請日: 2010-03-15
• 公開（公告）號: CN101826888A
• 公開（公告）日: 2010-09-08
• 發明（設計）人: 仇三山
• 申請（專利權）人: 中國電子科技集團公司第十研究所
• 主分類號: H04B1/707
• 分類號: H04B1/707
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明是關于在雙通道擴頻體制跟蹤接收機中，將和差通道擴頻碼相位校 準一致的處理方法。

背景技術

目前，在我國航天測控領域，擴頻測控體制的測控網才剛剛開始起步興建， 但是對地面測控設備在低信噪比條件下的正常工作卻提出了比較高的要求。現 有技術擴頻測控體制的雙通道跟蹤接收機，通常采用在和路信號擴頻碼及載波 相位完成鎖定后，利用和路恢復出的擴頻碼直接完成差路信號的解擴，恢復差 路載波后，再利用和路恢復產生的載波信號，移相鑒相完成角誤差信號的解調。 但由于在基帶信號處理的過程中難免會引入時延差，在和差信號傳輸時延上也 存在差異，而且時延差異會隨著擴頻碼速率的不同而不同，這種和差信號在鏈 路上的傳輸時延差異直接反映到了和差通道擴頻碼相位的差異。在這樣的情況 下，如果不校準和差兩個通道的擴頻碼相位一致，將會損失角誤差檢測的靈敏 度和降低差路信號的解擴損失，這在低信噪比條件下對天線跟蹤目標的跟蹤精 度影響是很大的，嚴重時甚至會無法實現角誤差信號的正常解調，導致天線無 法對目標飛行器實現自跟蹤。

發明內容

為了克服雙通道擴頻體制跟蹤接收機在實現差路信號解擴時存在的上述問 題，本發明提供一種能夠有效降低差路信號解擴損失，并能提高系統角跟蹤性 能的自動實現和差信道擴頻碼相位校準一致的處理方法。

本發明的上述目的可以通過以下措施來達到：一種自動校準和差通道擴頻 碼相位一致的處理方法，其特征在于包括如下步驟：

(1)在可編程門陣列芯片FPGA內，設計兩級存儲器FIFO1、FIFO2級聯，FIFO1 的讀寫時鐘受控于擴頻碼鐘，FIFO2的讀寫時鐘受控于FPGA內的高速系統工作時 鐘，和路經鎖相環恢復出的擴頻碼通過FIFO1和FIFO2，改變和路擴頻碼相位的延 遲量，將其同差路信號擴頻碼相位對準一致；

(2)在數字信號處理器芯片DSP內，設計整個相位校準過程的邏輯控制程 序，用于接收應用軟件下達的相位校準命令，控制改變FPGA內FIFO1和FIFO2的 讀寫延遲量，完成擴頻碼相位搜索的粗測和精測過程；

(3)利用具備下達相位校準命令功能的應用軟件下達相位校準命令，由DSP 程序接收該命令，啟動校準過程，DSP程序依次控制改變FIFO1和FIFO2的讀寫延 遲量，進行相位搜索，最后DSP程序將相位搜索結果設置到FPGA內，將和差通道 擴頻碼相位校準一致，自動組織完成整個校準過程。

本發明相比于現有技術具有如下有益效果：

本發明由設計在FPGA內的數字信號處理模塊和DSP內的控制程序聯合實現， DSP程序自動控制校準流程，自動組織完成整個校準過程，監控顯示校準結果， 無需更多的人為干預，將和差通道擴頻碼相位自動地校準一致，有效的克服了 雙通道擴頻體制跟蹤接收機在實現差路信號解擴時由于和差通道傳輸時延差異 等因素引起直接對差路信號解擴造成的損失。

FPGA內采用兩級由不同速率時鐘控制的存儲器FIFO1和FIFO2級聯，在此基 礎上采用粗測與精測相結合的方式，在保證校準精度的同時，還大大縮短了整 個校準過程的時間。

本發明通過對可由應用軟件控制的相位校準搜索范圍參數n的控制，并結合 擴頻碼的周期特性，可以實現和差通道擴頻碼相位在任何范圍內的校準控制， 完成差路信號的解擴，確保了角誤差信號的正常解調，有效地降低了差路信號 的解擴損失，提高了角誤差檢測的靈敏度和系統角跟蹤系統的跟蹤精度，為天 線對跟蹤目標飛行器實現自跟蹤提供了可靠的技術基礎。

附圖說明

下面結合附圖和實施例對發明進一步說明。

圖1是本發明DSP程序的控制流程框圖。

圖2是本發明兩級由不同速率時鐘控制的存儲器(FIFO1和FIFO2)的示意圖。

具體實施方式