[發(fā)明專利]自動校準(zhǔn)和差通道擴(kuò)頻碼相位一致的處理方法

有效

• 申請?zhí)枺?/td>: 201010123997.1
• 申請日: 2010-03-15
• 公開（公告）號: CN101826888A
• 公開（公告）日: 2010-09-08
• 發(fā)明（設(shè)計）人: 仇三山
• 申請（專利權(quán)）人: 中國電子科技集團(tuán)公司第十研究所
• 主分類號: H04B1/707
• 分類號: H04B1/707
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種自動校準(zhǔn)和差通道擴(kuò)頻碼相位一致的處理方法，其特征在于包括如下步驟：

(1)在可編程門陣列芯片F(xiàn)PGA內(nèi)，設(shè)計兩級存儲器FIFO1、FIFO2級聯(lián)，F(xiàn)IFO1的讀寫時鐘受控于擴(kuò)頻碼鐘，F(xiàn)IFO2的讀寫時鐘受控于FPGA內(nèi)的高速系統(tǒng)工作時鐘，和路經(jīng)鎖相環(huán)恢復(fù)出的擴(kuò)頻碼通過FIFO1和FIFO2，改變和路擴(kuò)頻碼相位的延遲量，將其同差路信號擴(kuò)頻碼相位對準(zhǔn)一致；

(2)在數(shù)字信號處理器芯片DSP內(nèi)，設(shè)計整個相位校準(zhǔn)過程的邏輯控制程序，用于接收應(yīng)用軟件下達(dá)的相位校準(zhǔn)命令，控制改變FPGA內(nèi)FIFO1和FIFO2的讀寫延遲量，完成擴(kuò)頻碼相位搜索的粗測和精測過程；

(3)利用具備下達(dá)相位校準(zhǔn)命令功能的應(yīng)用軟件下達(dá)相位校準(zhǔn)命令，由DSP程序接收該命令，啟動校準(zhǔn)過程，DSP程序依次控制改變FIFO1和FIFO2的讀寫延遲量，進(jìn)行相位搜索，最后DSP程序?qū)⑾辔凰阉鹘Y(jié)果設(shè)置到FPGA內(nèi)，將和差通道擴(kuò)頻碼相位校準(zhǔn)一致，自動組織完成整個校準(zhǔn)過程。

2.如權(quán)利要求1所述的自動校準(zhǔn)和差通道擴(kuò)頻碼相位一致的處理方法，在相位校準(zhǔn)過程中，DSP程序首先設(shè)置FIFO1的讀寫延遲量在-n～+n范圍內(nèi)變化，在±n個碼片范圍內(nèi)進(jìn)行一次粗測，找出FIFO1的最佳讀寫延遲量n1；然后DSP程序改變FIFO2的讀寫延遲量，進(jìn)行一次精測，將和差兩通道擴(kuò)頻碼相位校準(zhǔn)一致，其中n是相位校準(zhǔn)搜索的范圍，是一個可由上述應(yīng)用軟件改變的可控參數(shù)。

3.如權(quán)利要求2所述的自動校準(zhǔn)和差通道擴(kuò)頻碼相位一致的處理方法，其?特征在于，在所述的粗測中，DSP程序首先將FIFO2的讀寫延遲量設(shè)定為0，然后控制對FIFO1的讀寫延遲量在±n個碼片范圍內(nèi)進(jìn)行搜索，正向搜索時，DSP程序設(shè)置FIFO1的讀寫延遲量在0～n范圍內(nèi)變化；負(fù)向搜索時，設(shè)置FIFO1的讀寫延遲量在(N-n)～N范圍內(nèi)變化，DSP程序每控制改變一次FIFO1的讀寫延遲量，便記錄相應(yīng)狀態(tài)下獲得的角誤差電壓，最后DSP程序在記錄下來的各個狀態(tài)中依據(jù)角誤差電壓最大絕對值點的所對應(yīng)的控制狀態(tài)為最佳作為判決準(zhǔn)則，找出FIFO1的最佳讀寫延遲量n1，完成擴(kuò)頻碼相位的粗測過程，其中N為擴(kuò)頻碼周期。

4.如權(quán)利要求2所述的自動校準(zhǔn)和差通道擴(kuò)頻碼相位一致的處理方法，其特征在于，在所述的精測中，DSP程序首先設(shè)置FIFO1的讀寫延遲量為n1-1，再改變FIFO2的讀寫延遲量，使FIFO2讀寫延遲量在0～M范圍內(nèi)變化，DSP程序每控制改變一次FIFO2的讀寫延遲量，便記錄相應(yīng)狀態(tài)下獲得的角誤差電壓，最后DSP程序在記錄下來的各個狀態(tài)中按照粗測過程相同的判決準(zhǔn)則，找出FIFO2的最佳讀寫延時量n2，完成一次擴(kuò)頻碼相位精測過程，其中M為兩個擴(kuò)頻碼鐘時間內(nèi)的對應(yīng)的高速系統(tǒng)工作時鐘的個數(shù)。?