[發明專利]一種閃存

無效

• 申請號: 201010123688.4
• 申請日: 2010-03-12
• 公開（公告）號: CN101800225A
• 公開（公告）日: 2010-08-11
• 發明（設計）人: 張博
• 申請（專利權）人: 上海宏力半導體制造有限公司
• 主分類號: H01L27/115
• 分類號: H01L27/115;H01L29/49
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 鄭瑋

技術領域

本發明涉及一種半導體存儲器件，且特別涉及一種閃存。

背景技術

閃存以其便捷，存儲密度高，可靠性好等優點成為非揮發性存儲器中研究的熱點。從二十世紀八十年代第一個閃存產品問世以來，隨著技術的發展和各類電子產品對存儲的需求，閃存被廣泛用于手機，筆記本，掌上電腦和U盤等移動和通訊設備中，閃存為一種非易變性存儲器，其運作原理是通過改變晶體管或存儲單元的臨界電壓來控制門極通道的開關以達到存儲數據的目的，使存儲在存儲器中的數據不會因電源中斷而消失，而閃存為電可擦除且可編程的只讀存儲器的一種特殊結構。

如今閃存已經占據了非揮發性半導體存儲器的大部分市場份額，成為發展最快的非揮發性半導體存儲器，然而現有的閃存在邁向更高存儲密度的時候，通過縮小器件尺寸來提高存儲密度將會面臨很大的挑戰。

浮柵在向65nm以下縮小時，由于浮柵周圍絕緣層尺寸縮小會遇到多晶硅材料浮柵內電子容易流失的問題，只要多晶硅某一處漏電，整個多晶硅材料的浮柵內電子就會全部流失，另外，現有技術中閃存的結構設計也不利于閃存器件尺寸的縮小，因此，選用新的材料來制作閃存的柵極以及優化閃存的結構越來越受到廠家和研發人員的重視。

發明內容

為了克服現有技術中通過縮小器件尺寸來提高存儲密度遇到的問題，本發明提供了一種體積小、存儲容量大的閃存。

為了實現上述目的，本發明提出一種閃存，包括：襯底和形成于所述襯底內的第一漏極區、源極區和第二漏極區，所述源極區位于所述第一漏極區和所述第二漏極區之間；分別從所述第一漏極區、所述源極區和所述第二漏極區引出的第一漏極、源極和第二漏極；控制柵，位于所述第一漏極區和所述第二漏極區之間；浮柵，位于所述所述源極區之上，所述浮柵包括第一浮柵和第二浮柵，所述第一浮柵和所述第二浮柵之間用所述控制柵隔離；第一選擇柵，位于所述第一漏極和所述源極之間；第二選擇柵，位于所述源極和所述第二漏極之間。

可選的，所述浮柵的材料為納米硅。

可選的，所述源極通過金屬引線分別和所述第一漏極、所述第二漏極相連接。

可選的，所述閃存還包括填充氧化物，所述填充氧化物覆蓋于所述第一漏極、所述源極、所述第二漏極、所述控制柵、所述浮柵、所述第一選擇柵和所述第二選擇柵之上。

可選的，在對所述閃存進行寫入操作時，所述第一選擇柵和所述第二選擇柵上施加的電壓的范圍均是0V至20V，所述控制柵上施加的電壓的范圍是4V至20V，所述源極上施加的電壓的范圍是2至20V，所述第一漏極和所述第二漏極上施加的電壓的范圍均是0V至19V。

可選的，在對所述閃存進行清零操作時，所述第一選擇柵和所述第二選擇柵上電壓懸空，所述控制柵上施加的電壓的范圍是4V至20V，所述源極上施加的電壓的范圍是0至10V，所述第一漏極和所述第二漏極上施加的電壓的范圍均是0V至10V。

可選的，在對所述閃存進行讀入操作時，所述第一選擇柵和所述第二選擇柵上施加的電壓的范圍是1V至10V，所述控制柵上施加的電壓的范圍是1V至10V，所述源極上施加的電壓的范圍是0至10V，所述第一漏極和所述第二漏極上施加的電壓的范圍均是0V至10V。

由于采用了上述技術方案，與現有技術相比，本發明一種閃存具有以下優點：本發明提供的閃存結構中兩個漏極共用一個源極，與通用的CMOS工藝兼容，能夠在不改變工藝制程技術的情況下通過改變閃存的內部結構，減小閃存的體積；閃存的浮柵采用納米硅，相比于多晶硅材料，增加了閃存的尺寸縮小能力，另外，由多個相互絕緣的納米硅制成的浮柵不會因為某一處漏電而導致浮柵內電子全部流失，從而提高了制成的器件的穩定性。

附圖說明

圖1為本發明一種閃存的結構示意圖；

圖2為本發明一種閃存所在版面設計的結構示意圖。

具體實施方式

下面，結合附圖對本發明做進一步的說明。