[發明專利]晶體硅存儲器制作方法

有效

• 申請號: 201010123665.3
• 申請日: 2010-03-12
• 公開（公告）號: CN101800198A
• 公開（公告）日: 2010-08-11
• 發明（設計）人: 顧靖;張博
• 申請（專利權）人: 上海宏力半導體制造有限公司
• 主分類號: H01L21/8247
• 分類號: H01L21/8247;H01L21/28
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 鄭瑋

技術領域

本發明涉及一種半導體工藝，且特別涉及一種晶體硅存儲器制作方法。

背景技術

閃存以其便捷，存儲密度高，可靠性好等優點成為非揮發性存儲器中研 究的熱點。從二十世紀八十年代第一個閃存產品問世以來，隨著技術的發展 和各類電子產品對存儲的需求，閃存被廣泛用于手機，筆記本，掌上電腦和U 盤等移動和通訊設備中，閃存為一種非易變性存儲器，其運作原理是通過改 變晶體管或存儲單元的臨界電壓來控制門極通道的開關以達到存儲數據的目 的，使存儲在存儲器中的數據不會因電源中斷而消失，而閃存為電可擦除且 可編程的只讀存儲器的一種特殊結構。

如今閃存已經占據了非揮發性半導體存儲器的大部分市場份額，成為發 展最快的非揮發性半導體存儲器，然而現有的閃存在邁向更高存儲密度的時 候，通過縮小器件尺寸來提高存儲密度將會面臨很大的挑戰。然而現有的閃 存在邁向更高存儲密度的時候，由于受到編程電壓的限制，通過縮小器件尺 寸來提高存儲密度將會面臨很大的挑戰，因而研制高存儲密度的閃存是閃存 技術發展的重要推動力。傳統的閃存在邁向更高存儲密度的時候，由于受到 結構的限制，實現器件的編程電壓進一步減小將會面臨著很大的挑戰。

一般而言，閃存為分柵結構或堆疊柵結構或兩種結構的組合。分柵式閃 存由于其特殊的結構，相比堆疊柵閃存在編程和擦除的時候都體現出其獨特 的性能優勢，然而，目前的現有技術中，分柵式閃存相對于堆疊柵閃存多了 一個字線從而使得芯片的面積增加，另外，即使是共享字線的分柵式閃存， 需在源極或者漏極施加較大的編程電壓(一般大于3V)才能實現對存儲單元 的編程，這就需要額外的在源極區域或者漏極區域增加高壓管，從而導致芯 片面積的增加，不利于閃存存儲密度的進一步提高，此外，閃存存儲器制作 工藝中制作邏輯單元和存儲單元均是分別制作，消耗了大量的時間和成本。

發明內容

為了克服現有技術中制作存儲器過程過于繁雜的問題，本發明提供了一 種方便制作存儲器的方法。

為了實現上述目的，本發明提出一種晶體硅存儲器制作方法，包括以下 步驟：在襯底上依次生長襯墊氧化層和納米晶體硅層；在所述納米晶體硅層 上依次生長頂部氧化層和氮化硅層；進行刻蝕處理，使得所述襯底露出第一 區域和第二區域；在所述第一區域生長高壓柵氧層；在所述第二區域生長低 壓柵氧層；去除所述氮化硅層；生長晶體硅層并進行刻蝕處理，使得所述高 壓柵氧層、所述頂部氧化層和所述低壓柵氧層上的所述晶體硅層之間相互隔 離。

可選的，所述納米晶體硅層的厚度范圍為10納米至20納米。

可選的，所述納米晶體硅層的厚度為10納米。

可選的，所述高壓柵氧層的厚度范圍為12納米至18納米。

可選的，所述高壓柵氧層的厚度為15納米。

可選的，所述低壓柵氧層的厚度范圍為5納米至7納米。

可選的，所述低壓柵氧層的厚度為6納米。

由于采用了上述技術方案，與現有技術相比，本發明晶體硅存儲器制作 方法具有以下優點：本發明晶體硅存儲器制作方法同時制作存儲器的邏輯單 元和存儲單元，從而簡化了制作存儲器的步驟，節約了時間和成本。

附圖說明

圖1為本發明晶體硅存儲器制作方法的流程圖；

圖2至圖7為本發明晶體硅存儲器制作方法的詳細制作圖。

具體實施方式

下面，結合附圖對本發明做進一步的說明。

首先，請參考圖1，圖1是本發明晶體硅存儲器制作方法的流程圖，從 圖上可以看出，本發明晶體硅存儲器制作方法包括以下步驟：

步驟41：在襯底上依次生長襯墊氧化層和納米晶體硅層，襯墊氧化層為 氧化硅層，納米晶體硅層的厚度范圍為10納米至20納米，本實施例中采用 的納米晶體硅厚度為10納米，詳細過程請參考圖2，圖2中，在襯底10上依 次生長氧化硅層11和納米晶體硅層12，其中氧化硅層11起到隔離絕緣作用；

步驟42：在所述納米晶體硅層上依次生長頂部氧化層和氮化硅層，頂部 氧化層也為氧化硅層，氮化硅層主要在生長過程中起到保護襯底和納米晶體 硅層的作用，詳細過程請參考圖3，圖3中，在納米晶體硅層12上依次生長 頂部氧化層13和氮化硅層14，氮化硅層14的厚度對于存儲器來說無所謂， 因為后期氮化硅層將被去除；