[發(fā)明專利]分立柵快閃存儲(chǔ)器及其制造方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201010123642.2
• 申請(qǐng)日: 2010-03-12
• 公開（公告）號(hào): CN101807577A
• 公開（公告）日: 2010-08-18
• 發(fā)明（設(shè)計(jì)）人: 顧靖
• 申請(qǐng)（專利權(quán)）人: 上海宏力半導(dǎo)體制造有限公司
• 主分類號(hào): H01L27/115
• 分類號(hào): H01L27/115;H01L29/423;H01L21/8247;H01L21/28
• 代理公司: 上海思微知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237
• 代理人: 鄭瑋

技術(shù)領(lǐng)域

本發(fā)明涉及一種快閃存儲(chǔ)器，尤其涉及一種分立柵快閃存儲(chǔ)器及其制造方 法。

背景技術(shù)

近年來閃速存儲(chǔ)器(flash?memory，簡稱閃存)的發(fā)展尤為迅速。閃存的主 要特點(diǎn)是在不加電的情況下能長期保持存儲(chǔ)的信息；且具有集成度高、存取速 度快、易于擦除和重寫等優(yōu)點(diǎn)，因而在微機(jī)、自動(dòng)化控制等多項(xiàng)領(lǐng)域得到了廣 泛的應(yīng)用。

閃存的存儲(chǔ)單元的結(jié)構(gòu)與常規(guī)MOS晶體管不同。常規(guī)的MOS晶體管的柵極 (gate)和導(dǎo)電溝道間由柵極絕緣層隔開，一般為氧化層(oxide)；而閃存在控 制柵(CG：control?gate，相當(dāng)于常規(guī)的MOS晶體管的柵極)與導(dǎo)電溝道間還多 了一層物質(zhì)，稱之為浮柵(FG：foating?gate)。由于浮柵的存在，使閃存可以 完成三種基本操作模式：即讀、寫、擦除。即便在沒有電源供給的情況下，浮 柵的存在可以保持存儲(chǔ)數(shù)據(jù)的完整性。圖1給出了一個(gè)現(xiàn)有的分立柵快閃存儲(chǔ)器 的結(jié)構(gòu)示意圖。所述分立柵快閃存儲(chǔ)器包括：半導(dǎo)體襯底10；位于半導(dǎo)體襯底 10上的兩個(gè)分立的結(jié)構(gòu)單元，所述結(jié)構(gòu)單元包括依次位于半導(dǎo)體襯底10上的柵 氧化層11、浮柵12、柵間介質(zhì)層13和控制柵14；位于控制柵14上的第一側(cè)壁層 15；位于控制柵側(cè)壁的第二側(cè)壁層17；位于兩個(gè)分立的結(jié)構(gòu)單元浮柵12、柵間 介質(zhì)層13、第二側(cè)壁層17和第一側(cè)壁層15側(cè)壁的第二側(cè)壁層17；填充兩個(gè)分離. 的結(jié)構(gòu)單元之間的間隙的字線18；位于兩個(gè)分離的結(jié)構(gòu)單元外側(cè)壁和所述結(jié)構(gòu) 單元外側(cè)半導(dǎo)體襯底10上的隔離側(cè)墻層16。

現(xiàn)有的分立柵快閃存儲(chǔ)器在進(jìn)入130nm特征尺寸之后，柵極的表面積也隨著 相應(yīng)減小，造成分立的結(jié)構(gòu)單元間的電容也不斷變小，影響了閃存擦除或?qū)懭? 的性能。

發(fā)明內(nèi)容

本發(fā)明解決的問題是提供一種分立柵快閃存儲(chǔ)器及其制造方法，防止快閃 存儲(chǔ)器擦除或?qū)懭氲男阅芟陆怠?

本發(fā)明提供一種分立柵快閃存儲(chǔ)器，包括：半導(dǎo)體襯底；位于半導(dǎo)體襯底表 面的柵氧化層，位于柵氧化層上的分立結(jié)構(gòu)單元，所述分立結(jié)構(gòu)單元具有：位 于柵氧化層上的浮柵，所述浮柵表面為具有傾斜角度的弧形；位于浮柵表面的 柵間介質(zhì)層，位于柵間介質(zhì)層上的控制柵，位于控制柵上的第一側(cè)壁層，位于 控制柵內(nèi)側(cè)壁的第二側(cè)壁層，位于第一側(cè)壁、第二側(cè)壁層、柵間介質(zhì)層、浮柵 內(nèi)側(cè)壁的第三側(cè)壁層；位于兩個(gè)分立結(jié)構(gòu)單元之間且填充滿其間空隙的字線； 位于分立結(jié)構(gòu)單元外側(cè)壁的側(cè)墻。

本發(fā)明還提供一種分立柵快閃存儲(chǔ)器的制作方法，包括：提供半導(dǎo)體襯底 以及依次位于半導(dǎo)體襯底上的柵氧化層、第一多晶硅層和阻擋層，在所述的刻 蝕阻擋層上形成開口；刻蝕開口內(nèi)的第一多晶硅層，使第一多晶硅層表面呈弧 形；在阻擋層、所述開口內(nèi)側(cè)壁及第一多晶硅層上形成柵間介質(zhì)層；在柵間介 質(zhì)層上形成第二多晶硅層，且第二多晶硅層填充滿開口；刻蝕第二多晶硅層， 保留開口內(nèi)的預(yù)定厚度的第二多晶硅層；在開口側(cè)壁的第二多晶硅層上形成第 一側(cè)壁層；以所述阻擋層和第一側(cè)壁層為掩膜，刻蝕第二多晶硅層，形成控制 柵；在開口內(nèi)的控制柵側(cè)壁形成第二側(cè)壁層；以阻擋層、第一側(cè)壁層和第二側(cè) 壁層為掩膜，刻蝕柵間介質(zhì)層和第一多晶硅層至露出柵氧化層；在開口內(nèi)的第 一側(cè)壁層、第二側(cè)壁層、柵間介質(zhì)層、第一多晶硅層側(cè)壁形成第三側(cè)壁層；在 開口內(nèi)填充滿傳導(dǎo)層，作為字線；刻蝕去除阻擋層及其下方的第一多晶硅層和 柵氧化層，所述刻蝕后的第一多晶硅層作為浮柵，其中第一側(cè)壁層、第二側(cè)壁 層、第三側(cè)壁層、控制柵、柵間介質(zhì)層、浮柵構(gòu)成分立結(jié)構(gòu)單元；在分立結(jié)構(gòu) 單元外側(cè)形成側(cè)墻。

與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)：將浮柵的表面制作成具有傾斜角度 的弧形，從而增大了浮柵的表面積，也使浮柵與柵間介質(zhì)層的接觸面積增大， 從而使分立的結(jié)構(gòu)單元間的電容相應(yīng)增大，進(jìn)而使閃存擦除或?qū)懭氲男阅艿玫? 改善，提高了快閃存儲(chǔ)器的電性能。

附圖說明

通過附圖中所示的本發(fā)明的優(yōu)選實(shí)施例的更具體說明，本發(fā)明的上述及其 它目的、特征和優(yōu)勢將更加清晰。在全部附圖中相同的附圖標(biāo)記指示相同的部 分。并未刻意按比例繪制附圖，重點(diǎn)在于示出本發(fā)明的主旨。在附圖中，為清 楚明了，放大了層和區(qū)域的厚度。

圖1為現(xiàn)有技術(shù)中分立柵快閃存儲(chǔ)器的結(jié)構(gòu)示意圖；

圖2至圖11是本發(fā)明分立柵快閃存儲(chǔ)器的制作方法各步驟的截面結(jié)構(gòu)示意 圖。

具體實(shí)施方式