[發(fā)明專利]雙目視頻同步采集設(shè)備

有效

• 申請(qǐng)?zhí)枺?/td>: 201010122968.3
• 申請(qǐng)日: 2010-03-12
• 公開（公告）號(hào): CN101790106A
• 公開（公告）日: 2010-07-28
• 發(fā)明（設(shè)計(jì)）人: 周文暉;劉廣飛
• 申請(qǐng)（專利權(quán)）人: 杭州電子科技大學(xué)
• 主分類號(hào): H04N13/02
• 分類號(hào): H04N13/02
• 代理公司: 杭州求是專利事務(wù)所有限公司 33200
• 代理人: 杜軍

1.雙目視頻同步采集設(shè)備，包括時(shí)鐘同步電路、第一視頻解碼電路、第二視頻解碼電路、可編程邏輯器件、第一存儲(chǔ)緩沖電路和第二存儲(chǔ)緩沖電路，其特征在于：

第一視頻解碼電路與可編程邏輯器件第一輸入端信號(hào)連接，第二視頻解碼電路與可編程邏輯器件第二輸入端信號(hào)連接；時(shí)鐘同步電路分別與第一視頻解碼電路、第二視頻解碼電路信號(hào)連接，為兩路視頻解碼電路提供時(shí)鐘信號(hào)；可編程邏輯器件第一輸出端與第一存儲(chǔ)緩沖電路信號(hào)連接，可編程邏輯器件第二輸出端與第二存儲(chǔ)緩沖電路信號(hào)連接；

所述的時(shí)鐘同步電路包括晶振U15、零延時(shí)緩沖器U14、第一旁路電容C85、第一濾波電容C87；晶振U15的4腳、零延時(shí)緩沖器U14的6腳、第一旁路電容C85的一端與3.3V數(shù)字電源連接，第一旁路電容C85的另一端接數(shù)字地；晶振U15的3腳與零延時(shí)緩沖器U14的1腳連接；第一濾波電容C87的一端接3.3V數(shù)字電源，另一端接數(shù)字地；零延時(shí)緩沖器U14的5腳與第一視頻解碼芯片U13的7腳連接，零延時(shí)緩沖器U14的7腳與第二視頻解碼芯片U16的7腳連接，其中零延時(shí)緩沖器U14采用Cypress公司的CY2305芯片，第一視頻解碼芯片U13和第二視頻解碼芯片U16均采用Philips公司的SAA7115芯片；

所述的第一視頻解碼電路包括第一視頻解碼芯片U13、第一終端電阻R26、第一匹配電阻R28、第二匹配電阻R29、第三匹配電阻R30、第四匹配電阻R31、第五匹配電阻R32、第六匹配電阻R33、第一耦合電容C82、第二耦合電容C83、第三耦合電容C84、第四耦合電容C86、第五耦合電容C88、第六耦合電容C89、第七耦合電容C90、第八耦合電容C95、第二旁路電容C92、第三旁路電容C93、第四旁路電容C94、第五旁路電容C97、第六旁路電容C98、第七旁路電容C99、第八旁路電容C100、第九旁路電容C101、第十旁路電容C102、第十一旁路電容C103、第十二旁路電容C104、第十三旁路電容C105、第十四旁路電容C106、第十五旁路電容C107、第二濾波電容C91、第三濾波電容C96、第一下拉電阻R35和第一上拉電阻R27；第一終端電阻R26的一端接第一視頻信號(hào)輸入端J8，第一終端電阻R26的另一端、第二匹配電阻R29的一端與第六耦合電容C89的一端連接，第六耦合電容C89的另一端與第一視頻解碼芯片U13的18腳連接，第六匹配電阻R33的一端與第一耦合電容C82的一端連接，第一耦合電容C82的另一端與第一視頻解碼芯片U13的10腳連接，第五匹配電阻R32的一端與第二耦合電容C83的一端連接，第二耦合電容C83的另一端與第一視頻解碼芯片U13的12腳連接，第四匹配電阻R31的一端與第三耦合電容C84的一端連接，第三耦合電容C84的另一端與第一視頻解碼芯片U13的14腳連接，第三匹配電阻R30的一端與第四耦合電容C86的一端連接，第四耦合電容C86的另一端與第一視頻解碼芯片U13的16腳連接，第一匹配電阻R28的一端與第七耦合電容C90的一端連接，第七耦合電容C90的另一端與第一視頻解碼芯片U13的20腳連接，第一匹配電阻R28的另一端、第二匹配電阻R29的另一端、第三匹配電阻R30的另一端、第四匹配電阻R31的另一端、第五匹配電阻R32的另一端、第六匹配電阻R33的另一端接模擬地；第五耦合電容C88一端與第一視頻解碼芯片U13的13腳連接，第五耦合電容C88另一端接模擬地，第八耦合電容C95的一端接第一視頻解碼芯片U13的19腳，第八耦合電容C95的另一端接模擬地，第一視頻解碼芯片U13的45腳、46腳、48腳、53腳、52腳、54腳、55腳、56腳、57腳、59腳、60腳、61腳、61腳、42腳、47腳、31腳、32腳、49腳、36腳、35腳、34腳、27腳分別對(duì)應(yīng)與可編程邏輯器件U1的R27、T25、Y23、U24、T24、J28、J27、K28、K27、L28、L27、M27、N28、U23、N25、W23、Y24、N24、V24、V23、W24、AA24連接，第一視頻解碼芯片U13的5腳、26腳、38腳、50腳、63腳、76腳、88腳、97腳、98腳和100腳接數(shù)字地，第一視頻解碼芯片U13的24腳、15腳、9腳、21腳接模擬地，第一視頻解碼芯片U13的11腳、17腳和23腳接3.3V模擬電源，第一視頻解碼芯片U13的1腳、25腳、51腳、75腳、33腳、43腳、58腳、68腳、83腳、93腳和8腳接3.3V數(shù)字電源，第二旁路電容C92的一端、第三旁路電容C93的一端、第四旁路電容C94的一端和第二濾波電容C91的一端接3.3V模擬電源，第二旁路電容C92的另一端、第三旁路電容C93的另一端、第四旁路電容C94的另一端和第二濾波電容C91的另一端接模擬地，第五旁路電容C97的一端、第六旁路電容C98的一端、第七旁路電容C99的一端、第八旁路電容C100的一端、第九旁路電容C101的一端、第十旁路電容C102的一端、第十一旁路電容C103的一端、第十二旁路電容C104的一端、第十三旁路電容C105的一端、第十四旁路電容C106的一端、第十五旁路電容C107的一端和第三濾波電容C96的一端接3.3V數(shù)字電源，第五旁路電容C97的另一端、第六旁路電容C98的另一端、第七旁路電容C99的另一端、第八旁路電容C100的另一端、第九旁路電容C101的另一端、第十旁路電容C102另一端、第十一旁路電容C103的另一端、第十二旁路電容C104的另一端、第十三旁路電容C105的另一端、第十四旁路電容C106的另一端、第十五旁路電容C107的另一端和第三濾波電容C96的另一端接數(shù)字地，其中可編程邏輯器件U1采用Altera公司型號(hào)為Stratix?EP1S25的FPGA芯片；

所述的第二視頻解碼電路包括第二視頻解碼芯片U16、第二終端電阻R36、第八匹配電阻R39、第十二匹配電阻R43、第十一匹配電阻R42、第十匹配電阻R41、第九匹配電阻R40、第七匹配電阻R38、第十四耦合電容C129、第九耦合電容C108、第十耦合電容C110、第十一耦合電容C114、第十二耦合電容C115、第十五耦合電容C130、第十三耦合電容C116、第十六耦合電容C131、第十六旁路電容C118、第十七旁路電容C119、第十八旁路電容C120、第十九旁路電容C121、第二十旁路電容C122、第二十一旁路電容C123、第二十二旁路電容C124、第二十三旁路電容C125、第二十四旁路電容C126、第二十五旁路電容C127、第二十六旁路電容C128、第二十七旁路電容C111、第二十八旁路電容C112、第二十九旁路電容C113、第四濾波電容C109、第五濾波電容C117、第二上拉電阻R37和第二下拉電阻R45；第二終端電阻R36的一端接第二視頻信號(hào)輸入端J9，第二終端電阻R36的另一端、第八匹配電阻R39的一端與第十四耦合電容C129的一端連接，第十四耦合電容C129的另一端與第二視頻解碼芯片U16的18腳連接，第十二匹配電阻R43的一端與第九耦合電容C108的一端連接，第九耦合電容C108的另一端與第二視頻解碼芯片U16的10腳連接，第十一匹配電阻R42的一端與第十耦合電容C110的一端連接，第十耦合電容C110的另一端與第二視頻解碼芯片U16的12腳連接，第十匹配電阻R41的一端與第十一耦合電容C114的一端連接，第十一耦合電容C114的另一端與第二視頻解碼芯片U16的14腳連接，第九匹配電阻R40的一端與第十二耦合電容C115的一端連接，第十二耦合電容C115的另一端與第二視頻解碼芯片U16的16腳連接，第七匹配電阻R38的一端與第十五耦合電容C130的一端連接，第十五耦合電容C130的另一端與第二視頻解碼芯片U16的20腳連接，第八匹配電阻R39的另一端、第十二匹配電阻R43的另一端、第十一匹配電阻R42的另一端、第十匹配電阻R41的另一端、第九匹配電阻R40的另一端、第七匹配電阻R38的另一端接模擬地，第十三耦合電容C116一端與第二視頻解碼芯片U16的13腳連接，第十三耦合電容C116另一端接模擬地，第十六耦合電容C131的一端接第二視頻解碼芯片U16的19腳，第十六耦合電容C131的另一端接模擬地，第二視頻解碼芯片U16的45腳、46腳、48腳、53腳、52腳、54腳、55腳、56腳、57腳、59腳、60腳、61腳、61腳、42腳、47腳、31腳、32腳、49腳、36腳、35腳、34腳、27腳分別對(duì)應(yīng)與可編程邏輯器件U1的P27、G26、J24、H26、H25、E27、E28、F27、F28、G27、G28、H27、H28、J26、J25、K26、M24、K24、L25、K25、L26、M26連接，第二視頻解碼芯片U16的5腳、26腳、38腳、50腳、63腳、76腳、88腳、97腳、98腳和100腳接數(shù)字地，第二視頻解碼芯片U16的24腳、15腳、9腳和21腳接模擬地，第二視頻解碼芯片U16的11腳、17腳和23腳接3.3V模擬電源，第二視頻解碼芯片U16的1腳、25腳、51腳、75腳、33腳、43腳、58腳、68腳、83腳、93腳和8腳接3.3V數(shù)字電源，第十六旁路電容C118的一端、第十七旁路電容C119的一端、第十八旁路電容C120的一端、第十九旁路電容C121的一端、第二十旁路電容C122的一端、第二十一旁路電容C123的一端、第二十二旁路電容C124的一端、第二十三旁路電容C125的一端、第二十四旁路電容C126的一端、第二十五旁路電容C127的一端、第二十六旁路電容C128的一端和第五濾波電容C117的一端接3.3V數(shù)字電源，第十六旁路電容C118的另一端、第十七旁路電容C119的另一端、第十八旁路電容C120的另一端、第十九旁路電容C121的另一端、第二十旁路電容C122的另一端、第二十一旁路電容C123的另一端、第二十二旁路電容C124的另一端、第二十三旁路電容C125的另一端、第二十四旁路電容C126的另一端、第二十五旁路電容C127的另一端、第二十六旁路電容C128的另一端和第五濾波電容C117的另一端接數(shù)字地，第二十七旁路電容C111的一端、第二十八旁路電容C112的一端、第二十九旁路電容C113的一端和第四濾波電容C109的一端接3.3V模擬電源，第二十七旁路電容C111的另一端、第二十八旁路電容C112的另一端、第二十九旁路電容C113的另一端和第四濾波電容C109的另一端接模擬地；

所述的第一存儲(chǔ)緩沖電路包括第一靜態(tài)隨機(jī)存儲(chǔ)芯片U3、第二靜態(tài)隨機(jī)存儲(chǔ)芯片U4、第三下拉電阻R1、第四下拉電阻R2、第五下拉電阻R6、第六下拉電阻R7、第三上拉電阻R3、第四上拉電阻R4、第五上拉電阻R5、第六上拉電阻R8、第七上拉電阻R9、第八上拉電阻R10、第三十旁路電容C140和第三十一旁路電容C143；第一靜態(tài)隨機(jī)存儲(chǔ)芯片U3的1腳、2腳、3腳、4腳、5腳、18腳、19腳、20腳、21腳、22腳、23腳、24腳、25腳、26腳、27腳、42腳、43腳、44腳、7腳、8腳、9腳、10腳、13腳、14腳、15腳、16腳、29腳、30腳、31腳、32腳、35腳、36腳、37腳、38腳、6腳、17腳和41腳分別對(duì)應(yīng)與可編程邏輯器件U1的H10、F7、E6、E8、C4、F8、F9、M11、D11、E12、L6、K6、K7、J6、H7、M7、N10、T10、J9、H9、G8、J10、J7、J8、H8、G7、K8、L7、M8、N8、K10、L8、M6、M9、J22、G11和L21連接，第二靜態(tài)隨機(jī)存儲(chǔ)芯片U4的1腳、2腳、3腳、4腳、5腳、18腳、19腳、20腳、21腳、22腳、23腳、24腳、25腳、26腳、27腳、42腳、43腳、44腳、7腳、8腳、9腳、10腳、13腳、14腳、15腳、16腳、29腳、30腳、31腳、32腳、35腳、36腳、37腳、38腳、6腳、17腳和41腳分別對(duì)應(yīng)與可編程邏輯器件U1的AB9、AB8、AA6、Y9、Y6、W6、V5、U4、U5、T7、W12、Y11、AB11、AC10、AA10、AD13、V18、W18、T9、U8、V9、V7、W8、Y8、AA8、AB6、AB7、AA7、Y7、W7、V8、U7、U9、T8、W19、V20和T19連接，第一靜態(tài)隨機(jī)存儲(chǔ)芯片U3的12腳、34腳、第二靜態(tài)隨機(jī)存儲(chǔ)芯片U4的12腳、34腳接數(shù)字地，第三下拉電阻R1一端接第一靜態(tài)隨機(jī)存儲(chǔ)芯片U3的39腳，第三下拉電阻R1的另一端接數(shù)字地，第四下拉電阻R2的一端接第一靜態(tài)隨機(jī)存儲(chǔ)芯片U3的40腳，第四下拉電阻R2的另一端接數(shù)字地，第三上拉電阻R3的一端接第一靜態(tài)隨機(jī)存儲(chǔ)芯片U3的6腳，第三上拉電阻R3的另一端接3.3V數(shù)字電源，第四上拉電阻R4的一端接第一靜態(tài)隨機(jī)存儲(chǔ)芯片U3的17腳，第四上拉電阻R4的另一端接3.3V數(shù)字電源，第五上拉電阻R5的一端接第一靜態(tài)隨機(jī)存儲(chǔ)芯片U3的41腳，第五上拉電阻R5的另一端接3.3V數(shù)字電源，第五下拉電阻R6一端接第二靜態(tài)隨機(jī)存儲(chǔ)芯片U4的39腳，第五下拉電阻R6的另一端接數(shù)字地，第六下拉電阻R7的一端接第二靜態(tài)隨機(jī)存儲(chǔ)芯片U4的40腳，第六下拉電阻R7的另一端接數(shù)字地，第六上拉電阻R8的一端接第二靜態(tài)隨機(jī)存儲(chǔ)芯片U4的6腳，第六上拉電阻R8的另一端接3.3V數(shù)字電源，第七上拉電阻R9的一端接第二靜態(tài)隨機(jī)存儲(chǔ)芯片U4的17腳，第七上拉電阻R9的另一端接3.3V數(shù)字電源，第八上拉電阻R10的一端接第二靜態(tài)隨機(jī)存儲(chǔ)芯片U4的41腳，第八上拉電阻R10的另一端接3.3V數(shù)字電源，第三十旁路電容C140一端接3.3V數(shù)字電源，第三十旁路電容C140的另一端接數(shù)字地，第三十一旁路電容C143的一端接3.3V數(shù)字電源，第三十一旁路電容C143的另一端接數(shù)字地，其中第一靜態(tài)隨機(jī)存儲(chǔ)芯片U3和第二靜態(tài)隨機(jī)存儲(chǔ)芯片U4型號(hào)均為CY7C1041CV33；

所述的第二存儲(chǔ)緩沖電路包括第三靜態(tài)隨機(jī)存儲(chǔ)芯片U5、第四靜態(tài)隨機(jī)存儲(chǔ)芯片U6、第七下拉電阻R11、第八下拉電阻R12、第九下拉電阻R16、第十下拉電阻R17、第九上拉電阻R13、第十上拉電阻R14、第十一上拉電阻R15、第十二上拉電阻R18、第十三上拉電阻R19、第十四上拉電阻R20、第三十二旁路電容C142和第三十三旁路電容C145；第三靜態(tài)隨機(jī)存儲(chǔ)芯片U5的1腳、2腳、3腳、4腳、5腳、18腳、19腳、20腳、21腳、22腳、23腳、24腳、25腳、26腳、27腳、42腳、43腳、44腳、7腳、8腳、9腳、10腳、13腳、14腳、15腳、16腳、29腳、30腳、31腳、32腳、35腳、36腳、37腳、38腳、6腳、17腳和41腳分別對(duì)應(yīng)與可編程邏輯器件U1的N7、T6、T5、V4、W5、Y5、Y10、AA5、AB3、AB4、AB5、AC5、AD5、AE5、AE4、AA9、AC7、AD6、N3、M2、W2、W1、Y2、Y1、AA2、AA1、AB2、AB1、AC2、AC1、AD2、AD1、AE2、AE1、V10、V11和W10連接，第四靜態(tài)隨機(jī)存儲(chǔ)芯片U6的1腳、2腳、3腳、4腳、5腳、18腳、19腳、20腳、21腳、22腳、23腳、24腳、25腳、26腳、27腳、42腳、43腳、44腳、7腳、8腳、9腳、10腳、13腳、14腳、15腳、16腳、29腳、30腳、31腳、32腳、35腳、36腳、37腳、38腳、6腳、17腳和41腳分別對(duì)應(yīng)與可編程邏輯器件U1的F6、F5、F4、F3、G6、G3、H4、H3、J4、J3、N6、N5、M3、M4、L3、K4、K3、L4、B6、A6、B7、A7、B8、A8、B9、A9、D2、D1、E2、E1、F2、F1、G2、G1、M10、L10和N9連接，第三靜態(tài)隨機(jī)存儲(chǔ)芯片U5的12腳、34腳、第四靜態(tài)隨機(jī)存儲(chǔ)芯片U6的12腳、34腳接數(shù)字地，第七下拉電阻R11一端接第三靜態(tài)隨機(jī)存儲(chǔ)芯片U5的39腳，第七下拉電阻R11的另一端接數(shù)字地，第八下拉電阻R12的一端接第三靜態(tài)隨機(jī)存儲(chǔ)芯片U5的40腳，第八下拉電阻R12的另一端接數(shù)字地，第九上拉電阻R13的一端接第三靜態(tài)隨機(jī)存儲(chǔ)芯片U5的6腳，第九上拉電阻R13的另一端接3.3V數(shù)字電源，第十上拉電阻R14的一端接第三靜態(tài)隨機(jī)存儲(chǔ)芯片U5的17腳，第十上拉電阻R14的另一端接3.3V數(shù)字電源，第十一上拉電阻R15的一端接第三靜態(tài)隨機(jī)存儲(chǔ)芯片U5的41腳，第十一上拉電阻R15的另一端接3.3V數(shù)字電源，第九下拉電阻R16一端接第四靜態(tài)隨機(jī)存儲(chǔ)芯片U6的39腳，第九下拉電阻R16的另一端接數(shù)字地，第十下拉電阻R17的一端接第四靜態(tài)隨機(jī)存儲(chǔ)芯片U6的40腳，第十下拉電阻R17的另一端接數(shù)字地，第十二上拉電阻R18的一端接第四靜態(tài)隨機(jī)存儲(chǔ)芯片U6的6腳，第十二上拉電阻R18的另一端接3.3V數(shù)字電源，第十三上拉電阻R19的一端接第四靜態(tài)隨機(jī)存儲(chǔ)芯片U6的17腳，第十三上拉電阻R19的另一端接3.3V數(shù)字電源，第十四上拉電阻R20的一端接第四靜態(tài)隨機(jī)存儲(chǔ)芯片U6的41腳，第十四上拉電阻R20的另一端接3.3V數(shù)字電源，第三十二旁路電容C142一端接3.3V數(shù)字電源，第三十二旁路電容C142的另一端接數(shù)字地，第三十三旁路電容C145的一端接3.3V數(shù)字電源，第三十三旁路電容C145的另一端接數(shù)字地，其中第三靜態(tài)隨機(jī)存儲(chǔ)芯片U5、第四靜態(tài)隨機(jī)存儲(chǔ)芯片U6型號(hào)均為CY7C1041CV33。