[發明專利]一種虛擬源地電壓產生電路

有效

• 申請號: 201010121446.1
• 申請日: 2010-03-10
• 公開（公告）號: CN101789696A
• 公開（公告）日: 2010-07-28
• 發明（設計）人: 楊光軍
• 申請（專利權）人: 上海宏力半導體制造有限公司
• 主分類號: H02M3/158
• 分類號: H02M3/158
• 代理公司: 上海智信專利代理有限公司 31002
• 代理人: 王潔

技術領域

本發明涉及集成電路制造領域，尤其涉及一種虛擬源地電壓產生電路。

背景技術

半導體集成電路芯片設計中，集成電路芯片經常會預留一些引腳用于后續 階段的功能改進。但為了保證芯片的正常工作或穩定性，通常需要給這些預留 的引腳一個固定的電壓，如固定為源電壓或接地電壓。但實際應用中，如果在 集成電路芯片預留引腳加上實際的電壓或接地，就會導致靜電釋放而損壞芯 片。因而，通常需要采用虛擬的源電壓產生電路及地電壓產生電路分別提供源 電壓及地電壓到上述芯片預留的引腳。

如圖1所示，傳統的源電壓產生電路由1個PMOS管、2個NMOS管組 成。若晶體管P1的源極電壓Vdd與反饋晶體管N2的導通電壓V_TN2之間的差 值Vdd-V_TN2大于P1的導通電壓|V_TP1|，則P1導通，N1截止，P1的輸出電 壓為Vdd，從而得到虛擬源電壓Vdd。但實際生產時，由于生產工藝的差異， 反饋晶體管N2的導通電壓V_TN2會不同。若P1的源極電壓Vdd較小，而N2 的導通電壓很大，則Vdd-V_TN2小于P1的導通電壓|V_TP1|時，P1截止，P1 輸出電壓可能為低電壓，而不能提供源電壓Vdd。由此可見，傳統的源電壓電 路具有很明顯的限制，即P1的源極電壓比較大且反饋晶體管的導通電壓V_TN2比較小。

如圖2所示，傳統的地電壓產生電路由2個PMOS管、1個NMOS管組 成。若反饋晶體管P4的源極電壓Vdd與導通電壓V_TP4之間的差值Vdd-V_TP4 大于N6的導通電壓V_TN6，則N6導通，N6的輸出電壓為地電壓‘0’。但實際 生產時，由于生產工藝的差異，反饋晶體管P4的導通電壓V_TN4會不同。若源 極電壓Vdd較小，而P4的導通電壓V_TP4較高，則Vdd-V_TP4小于N6的導通電 壓V_TN6時，N6截止，N6輸出可能為高，而不能提供地電壓‘0’。由此可見， 傳統的地電壓電路也具有很明顯的限制，要求源極電壓Vdd較高且反饋晶體管 P4的導通電壓V_TP4較小。

由上述可知，無論源電壓產生電路或地電壓產生電路，均對反饋晶體管的 導通電壓及源極電壓有較高的要求的缺陷，輸出電壓的穩定性較差，且不能同 時提供源電壓及地電壓。

發明內容

本發明的目的在于提供一種源極電壓取值范圍大、輸出穩定性高的虛擬源 地電壓產生電路。

本發明提供一種虛擬源地電壓產生電路，它包含：高低電壓產生電路，由 極性相反的兩反相器電路并聯組成，用于產生一高電壓及一低電壓；分離電路， 用于依據高電壓及低電壓輸出源電壓或地電壓。

優選的，上述分離電路為或門電路，所述或門電路為至少由兩個PMOS 管并聯組成。

優選的，上述分離電路為或門電路，所述或門電路為或門。

優選的，上述分離電路為與門電路，所述與門電路至少由兩個NMOS并 聯組成。

優選的，上述分離電路為與門電路，所述或門電路為與門。

本發明還提供另一種虛擬源地電壓產生電路，它包含：高低電壓產生電路，

由極性相反的兩反相器電路并聯組成，用于產生一高電壓及一低電壓；分離電

路，用于依據高電壓及低電壓輸出源電壓和地電壓。

優選的，上述分離電路由與門電路及或門電路組成。

優選的，上述或門電路為至少由兩個PMOS管并聯組成。

優選的，上述或門電路為或門。

優選的，上述與門電路至少由兩個NMOS并聯組成。

優選的，上述與門電路為與門。

采用本發明的虛擬源地電壓電路，由于高低電壓產生電路由兩反相器電路 組成，源極電壓Vdd的取值范圍較大，再結合分離電路，則能輸出高穩定性的 源電壓或地電壓，或者輸出高穩定性的源電壓及地電壓。

附圖說明

圖1為現有技術中虛擬源電壓產生電路結構圖；

圖2為現有技術中虛擬地電壓產生電路結構圖；

圖3為本發明虛擬源地電壓產生電路功能框圖；

圖4為具體實施方式中的一種虛擬源地電壓產生電路結構圖；