[發(fā)明專利]在位錯(cuò)阻擋層上的高遷移率溝道器件

有效

• 申請(qǐng)?zhí)枺?/td>: 201010119567.2
• 申請(qǐng)日: 2010-02-23
• 公開(kāi)（公告）號(hào): CN101814457A
• 公開(kāi)（公告）日: 2010-08-25
• 發(fā)明（設(shè)計(jì)）人: 柯志欣
• 申請(qǐng)（專利權(quán)）人: 臺(tái)灣積體電路制造股份有限公司
• 主分類號(hào): H01L21/8238
• 分類號(hào): H01L21/8238;H01L27/092;H01L29/06
• 代理公司: 北京市德恒律師事務(wù)所 11306
• 代理人: 梁永

1.一種形成集成電路結(jié)構(gòu)的方法，所述方法包括：

設(shè)置半導(dǎo)體襯底；

在所述半導(dǎo)體襯底中形成第一凹槽；

在所述第一凹槽中形成位錯(cuò)阻擋層，其中，所述位錯(cuò)阻擋層包含半導(dǎo)體材料；

形成淺溝槽隔離區(qū)域，其中，所述淺溝槽隔離區(qū)域的內(nèi)部直接在所述位錯(cuò)層部分的上方，并且所述淺溝槽隔離區(qū)域的內(nèi)壁接觸所述位錯(cuò)阻擋層，

通過(guò)去除所述位錯(cuò)阻擋層在所述淺溝槽隔離區(qū)域的兩個(gè)內(nèi)壁之間的部分來(lái)形成第二凹槽，其中，所述兩個(gè)內(nèi)壁彼此面對(duì)；以及在所述第二凹槽中外延生長(zhǎng)半導(dǎo)體區(qū)域。

2.根據(jù)權(quán)利要求1所述的方法，其中，所述半導(dǎo)體區(qū)域的頂面和所述半導(dǎo)體襯底的非凹進(jìn)部分的頂面相齊。

3.根據(jù)權(quán)利要求1所述的方法，其中，在去除所述位錯(cuò)阻擋層部分的步驟以前，所述淺溝槽隔離區(qū)域形成圍繞所述位錯(cuò)阻擋層部分的閉環(huán)環(huán)狀物。

4.根據(jù)權(quán)利要求3所述的方法，其中，所述淺溝槽隔離區(qū)域沒(méi)有圍繞所述半導(dǎo)體襯底的任何部分。

5.根據(jù)權(quán)利要求1所述的方法，其中，在形成所述第二凹槽之后，所述位錯(cuò)阻擋層的底部保留在所述第二凹槽下面，并且從所述位錯(cuò)阻擋層的所述底部生長(zhǎng)所述半導(dǎo)體區(qū)域。

6.根據(jù)權(quán)利要求5所述的方法，其中，所述半導(dǎo)體襯底具有第一晶格常數(shù)，所述半導(dǎo)體區(qū)域具有第二晶格常數(shù)，并且所述位錯(cuò)阻擋層具有不大于所述第一晶格常數(shù)和所述第二晶格常數(shù)中的較大一個(gè)并且不小于所述第一晶格常數(shù)和所述第二晶格常數(shù)中的較小一個(gè)的第三晶格常數(shù)。

7.根據(jù)權(quán)利要求1所述的方法，其中，所述半導(dǎo)體區(qū)域包含鍺。

8.根據(jù)權(quán)利要求7所述的方法，其中，所述半導(dǎo)體區(qū)域由純的鍺形成。?

9.根據(jù)權(quán)利要求7所述的方法，其中，所述位錯(cuò)阻擋層是梯度層，所述位錯(cuò)阻擋層的上層中的鍺百分比大于下層中的鍺百分比。

10.根據(jù)權(quán)利要求1所述的方法，其中，所述半導(dǎo)體區(qū)域包含化合物半導(dǎo)體材料，所述化合物半導(dǎo)體材料包含III族和V族元素。

11.根據(jù)權(quán)利要求1所述的方法，進(jìn)一步包括：

形成第一MOS器件，所述第一MOS器件包括部分所述半導(dǎo)體區(qū)域作為第一溝道區(qū)域；以及

形成第二MOS器件，所述第二MOS器件包括部分所述半導(dǎo)體襯底作為第二溝道區(qū)域。

12.一種形成集成電路結(jié)構(gòu)的方法，所述方法包括：

設(shè)置包括第一區(qū)域和第二區(qū)域的半導(dǎo)體襯底；

在所述第一區(qū)域中形成第一凹槽，而沒(méi)有使所述第二區(qū)域凹進(jìn)；

在所述第一凹槽中外延生長(zhǎng)位錯(cuò)阻擋層；

形成淺溝槽隔離區(qū)域，其中，所述淺溝槽隔離區(qū)域形成圍繞所述位錯(cuò)阻擋層的中心頂部的環(huán)形物，并且所述淺溝槽隔離區(qū)域具有接觸直接在所述淺溝槽隔離區(qū)域下面的所述位錯(cuò)阻擋層部分的底部；

蝕刻所述位錯(cuò)阻擋層的所述中心頂部以形成第二凹槽，其中，露出所述淺溝槽隔離區(qū)域的內(nèi)壁，并且直接在所述第二凹槽下面的所述位錯(cuò)阻擋層部分保持未被蝕刻；

在所述第二凹槽中外延生長(zhǎng)半導(dǎo)體區(qū)域；

在所述半導(dǎo)體區(qū)域的上方形成第一MOS器件，所述第一MOS器件包括第一柵極電介質(zhì)和在所述第一柵極電介質(zhì)上方的第一柵電極；以及

在所述半導(dǎo)體襯底的所述第二區(qū)域上方形成第二MOS器件，所述第二MOS器件包括第二柵極電介質(zhì)和在所述第二柵極電介質(zhì)上方的第二柵電極。

13.根據(jù)權(quán)利要求12所述的方法，其中，所述半導(dǎo)體區(qū)域包括和所述半導(dǎo)體襯底的所述第二區(qū)域的頂面相齊的頂面。?

14.根據(jù)權(quán)利要求12所述的方法，其中，所述淺溝槽隔離區(qū)域的所述內(nèi)壁接觸所述半導(dǎo)體區(qū)域，并且所述淺溝槽隔離區(qū)域的外壁接觸所述半導(dǎo)體襯底的所述第二區(qū)域。

15.根據(jù)權(quán)利要求12所述的方法，其中，所述半導(dǎo)體襯底為硅襯底。

16.根據(jù)權(quán)利要求12所述的方法，其中，所述半導(dǎo)體區(qū)域包含鍺，并且所述第一MOS器件為PMOS器件，所述第二MOS器件為NMOS器件。