[發明專利]高遷移率Ⅲ-Ⅴ族半導體MOS界面結構有效
| 申請號: | 201010118896.5 | 申請日: | 2010-03-05 |
| 公開(公告)號: | CN102194859A | 公開(公告)日: | 2011-09-21 |
| 發明(設計)人: | 劉洪剛;?;|;劉新宇;吳德馨 | 申請(專利權)人: | 中國科學院微電子研究所 |
| 主分類號: | H01L29/12 | 分類號: | H01L29/12;H01L29/78;H01L29/778 |
| 代理公司: | 中科專利商標代理有限責任公司 11021 | 代理人: | 周國城 |
| 地址: | 100029 *** | 國省代碼: | 北京;11 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 遷移率 半導體 mos 界面 結構 | ||
技術領域
本發明涉及半導體集成電路制造技術領域,具體涉及一種在III-V族半導體上實現高遷移率與低界面態密度的MOS界面結構,應用于高性能III-V族半導體CMOS技術。
背景技術
現有的硅集成電路技術遵循摩爾定律通過縮小特征尺寸來提高性能,這勢必帶來工藝設備和制造技術的復雜化,尤其是當半導體技術發展到納米尺度后,硅集成電路技術日益逼近其理論和技術的雙重極限,采用高遷移率溝道材料來提升硅基CMOS技術的性能已經成為延續摩爾定律的一個重要方向。III-V族半導體材料的室溫電子遷移率大約是硅的6~60倍,在低電場和強場下具有非常優異的電子輸運性能。并且,III-V族半導體擁有一系列晶格匹配的異質結材料體系,可以靈活地應用能帶工程和雜質工程同時對器件的性能進行裁剪。與同等技術水平的硅基微電子技術相比,III-V族半導體具有顯著的速度優勢、超低的電壓工作和極低的功耗。與新興的分子、量子電子器件相比,III-V族半導體已廣泛應用于高速電子與光電子領域,人們對其材料屬性與器件物理了解十分深入,其制造技術與主流硅基工藝兼容而且成熟可靠??梢灶A見,III-V族半導體技術將在新一代超高速、低功耗集成電路中占有重要地位。
III-V族半導體MOS器件的研究開始于二十世紀六十年代。然而,在過去四十年中,高質量熱穩定柵介質材料研發的滯后一直阻礙著III-V族半導體在大規模CMOS集成電路中的應用。近年來,硅基高k柵介質金屬柵技術在45納米CMOS中的成功應用為III-V族半導體CMOS技術的研制提供了新的技術平臺。最新研究表明,采用原子層沉積(ALD)以及分子束外延(MBE)技術在III-V族半導體表面直接沉積高k柵介質材料已經實現了器件質量的的MOS界面。然而,直接在高遷移率溝道表面直接?生長高k柵介質材料會帶來溝道載流子遷移率的下降、界面態密度高以及MOS界面的可靠性等方面的問題。因此,需要一種新的途徑在III-V族半導體上同時實現高載流子遷移率與低界面態密度,以滿足高性能III-V族半導體CMOS技術的要求。
發明內容
(一)要解決的技術問題
本發明的主要目的是提供一種高遷移率III-V族半導體MOS界面結構,以同時實現高載流子遷移率與低界面態密度,滿足高性能III-V族半導體CMOS技術的要求。
(二)技術方案
為達到上述目的,本發明提供了一種高遷移率III-V族半導體MOS界面結構,該結構自下而上依次包括:
一單晶襯底101;
一在該單晶襯底101上表面形成的緩沖層102;
一在該緩沖層102上形成的量子阱底部勢壘層103;
一在該量子阱底部勢壘層103上形成的高遷移率量子阱溝道104;
一在該高遷移率量子阱溝道104上形成的量子阱頂部勢壘層105;
一在該量子阱頂部勢壘層105上形成的界面控制層106;
一在該界面控制層106上形成的高K柵介質107;以及
一在該高K柵介質107上形成的金屬柵結構108。
上述方案中,所述單晶襯底101是硅(Si)、砷化鎵(GaAs)、磷化銦(InP)、氮化鎵(GaN)、氮化鋁(AlN)、碳化硅(SiC)或氧化鋁(Al2O3)襯底。
上述方案中,所述緩沖層102能夠釋放所述單晶襯底101與高遷移率量子阱溝道104之間晶格失配應力。
上述方案中,所述高遷移率量子阱溝道104采用III-V族半導體薄層材料,該III-V族半導體薄層材料包括由砷化鎵(GaAs)、磷化銦(InP)、銻化銦(InSb)、砷化銦(InAs)、銻化鎵(GaSb)、氮化鎵(GaN)和氮?化銦(InN)構成的群組中的任一種化合物,以及該群組中多個化合物的多元合金;該高遷移率量子阱溝道104包含一種III-V族半導體或者多種III-V族半導體的多元合金,或者包含由多種III-V族半導體以及合金薄層組合而成的復合溝道。
上述方案中,所述量子阱底部勢壘層103和量子阱頂部勢壘層105采用III-V族半導體及其多元合金材料,以及電學絕緣或者半絕緣材料,其禁帶寬度大于所述高遷移率量子阱溝道104,并且電子親和勢低于所述高遷移率量子阱溝道104。
上述方案中,所述量子阱底部勢壘層103、量子阱頂部勢壘層105與所述高遷移率量子阱溝道104的晶格為匹配或者贗配關系,且具有第一類量子阱能帶對準關系,電子或者空穴在溝道中具有量子限制效應。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中國科學院微電子研究所,未經中國科學院微電子研究所許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201010118896.5/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類





