[發明專利]高遷移率Ⅲ-Ⅴ族半導體MOS界面結構

有效

• 申請號: 201010118896.5
• 申請日: 2010-03-05
• 公開（公告）號: CN102194859A
• 公開（公告）日: 2011-09-21
• 發明（設計）人: 劉洪剛;常虎東;劉新宇;吳德馨
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L29/12
• 分類號: H01L29/12;H01L29/78;H01L29/778
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 周國城

1.一種高遷移率III-V族半導體MOS界面結構，其特征在于，該結構自下而上依次包括：

一單晶襯底(101)；

一在該單晶襯底(101)上表面形成的緩沖層(102)；

一在該緩沖層(102)上形成的量子阱底部勢壘層(103)；

一在該量子阱底部勢壘層(103)上形成的高遷移率量子阱溝道(104)；

一在該高遷移率量子阱溝道(104)上形成的量子阱頂部勢壘層(105)；

一在該量子阱頂部勢壘層(105)上形成的界面控制層(106)；

一在該界面控制層(106)上形成的高K柵介質(107)；以及

一在該高K柵介質(107)上形成的金屬柵結構(108)。

2.根據權利要求1所述的高遷移率III-V族半導體MOS界面結構，其特征在于，所述單晶襯底(101)是硅、砷化鎵、磷化銦、氮化鎵、氮化鋁、碳化硅或氧化鋁襯底。

3.根據權利要求1所述的高遷移率III-V族半導體MOS界面結構，其特征在于，所述緩沖層(102)能夠釋放所述單晶襯底(101)與高遷移率量子阱溝道(104)之間晶格失配應力。

4.根據權利要求1所述的高遷移率III-V族半導體MOS界面結構，其特征在于，所述高遷移率量子阱溝道(104)采用III-V族半導體薄層材料，該III-V族半導體薄層材料包括由砷化鎵、磷化銦、銻化銦、砷化銦、銻化鎵、氮化鎵和氮化銦構成的群組中的任一種化合物，以及該群組中多個化合物的多元合金；該高遷移率量子阱溝道(104)包含一種III-V族半導體或者多種III-V族半導體的多元合金，或者包含由多種III-V族半導體以及合金薄層組合而成的復合溝道。

5.根據權利要求1所述的高遷移率III-V族半導體MOS界面結構，其特征在于，所述量子阱底部勢壘層(103)和量子阱頂部勢壘層(105)采用III-V族半導體及其多元合金材料，以及電學絕緣或者半絕緣材料，其禁帶寬度大于所述高遷移率量子阱溝道(104)，并且電子親和勢低于所述高遷移率量子阱溝道(104)。

6.根據權利要求1所述的高遷移率III-V族半導體MOS界面結構，其特征在于，所述量子阱底部勢壘層(103)、量子阱頂部勢壘層(105)與所述高遷移率量子阱溝道(104)的晶格為匹配或者贗配關系，且具有第一類量子阱能帶對準關系，電子或者空穴在溝道中具有量子限制效應。

7.根據權利要求1所述的高遷移率III-V族半導體MOS界面結構，其特征在于，所述量子阱頂部勢壘層(105)的厚度應足以消除所述界面控制層(106)中以及界面處散射中心對溝道中載流子遷移率的退化作用，且所述量子阱頂部勢壘層(105)的厚度范圍包含單個原子層。

8.根據權利要求1所述的高遷移率III-V族半導體MOS界面結構，其特征在于，所述界面控制層(106)為電學絕緣介質材料，能夠消除所述量子阱頂部勢壘層(105)表面的費米能級釘扎，該電學絕緣介質材料是一種介質薄層，或者是多種介質薄層及其任意組合；且所述界面控制層(106)的厚度范圍包含單個原子層。

9.根據權利要求1所述的高遷移率III-V族半導體MOS界面結構，其特征在于，所述界面控制層(106)的材料組分與所述量子阱頂部勢壘層(105)的材料組分擁有相同的原子類型。

10.根據權利要求1所述的高遷移率III-V族半導體MOS界面結構，其特征在于，所述界面控制層(106)與高K柵介質(107)之間的異質界面包括突變與緩變形式。

11.根據權利要求1所述的高遷移率III-V族半導體MOS界面結構，其特征在于，所述高K柵介質(107)的介電常數k大于20，遠高于介電常數k＝3.9的SiO₂，以保證該高K柵介質(107)的等效氧化層厚度具有等比例縮小的能力，該高K柵介質(107)采用的材料包括氧化物、氮化物、氮氧化物、以及它們的任意混合、或者多層任意組合。

12.根據權利要求1所述的高遷移率III-V族半導體MOS界面結構，其特征在于，所述金屬柵結構(108)包括功函數金屬層與低電阻柵電極。