[發明專利]具有掩埋柵極的半導體器件及其制造方法

無效

• 申請號: 201010117731.6
• 申請日: 2010-02-11
• 公開（公告）號: CN101814493A
• 公開（公告）日: 2010-08-25
• 發明（設計）人: 韓尚燁
• 申請（專利權）人: 海力士半導體有限公司
• 主分類號: H01L27/04
• 分類號: H01L27/04;H01L27/108;H01L21/28;H01L21/822;H01L21/8242
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 顧晉偉;王春偉

相關申請

本申請要求2009年2月19日提交的韓國專利申請10-2009-0013960的優先權，通過引用將其全部內容并入本文。

技術領域

本發明的示例性實施方案涉及一種半導體器件及其制造方法，更具體地涉及一種具有掩埋柵極的半導體器件及其制造方法。

背景技術

近來，半導體器件例如動態隨機存取存儲器(DRAM)的制造工藝已經得到發展以提高集成度。隨著半導體器件高度集成，出現涉及制造工藝的兩個重要的關注點。第一個關注點涉及當形成精細圖案時接觸孔的劣化。第二個關注點涉及確保電容器的電容。

為了解決上述關注點，可通過將掩埋柵極應用于半導體器件來確保半導體器件的可靠性。

圖1是說明具有掩埋柵極的常規半導體器件的橫截面圖。

參考圖1，具有掩埋柵極的常規半導體器件包括：半導體襯底11、通過蝕刻一部分半導體襯底11形成的器件隔離層12、在半導體襯底11中由器件隔離層12限定的有源區13、通過蝕刻有源區13和器件隔離層12的一部分形成的溝槽14、在有源區13中的溝槽14的表面上形成的柵極絕緣層15、填充部分溝槽14的掩埋柵極16、和在掩埋柵極16上形成并填充溝槽14其余部分的層間絕緣層17。

掩埋柵極16由金屬層形成，器件隔離層12由氧化物層形成。

在具有掩埋柵極的常規半導體器件中，因為掩埋柵極16與器件隔離層12直接接觸，所以當在掩埋柵極16和器件隔離層12之間發生反應時，掩埋柵極16發生劣化(例如氧化18)。此外，半導體器件的可靠性由于掩埋柵極16的劣化而變差。

而且，常規半導體器件的掩埋柵極易于因后續熱工藝例如層間絕緣形成工藝而被氧化。

發明內容

本發明的一個實施方案涉及一種可防止掩埋柵極由于與器件隔離層直接接觸而劣化的半導體器件及其制造方法。

本發明的另一個實施方案涉及一種可防止掩埋柵極由于后續熱工藝而氧化的半導體器件及其制造方法。

根據本發明的一個實施方案，一種半導體器件包括：具有由器件隔離層限定的有源區的襯底、通過蝕刻有源區和器件隔離層形成的溝槽、填充部分溝槽的掩埋柵極、在掩埋柵極上形成并填充溝槽的其余部分的層間絕緣層、和在掩埋柵極和器件隔離層之間形成的防氧化層。

根據本發明的另一個實施方案，一種半導體器件包括：具有由器件隔離層限定的有源區的襯底、通過蝕刻有源區和器件隔離層形成的溝槽、填充部分溝槽的掩埋柵極、在掩埋柵極上形成并填充溝槽其余部分的層間絕緣層、和在掩埋柵極和層間絕緣層之間形成的防氧化層。

根據本發明的另一個實施方案，一種半導體器件包括：具有由器件隔離層限定的有源區的襯底、通過蝕刻有源區和器件隔離層形成的溝槽、填充部分溝槽的掩埋柵極、在掩埋柵極上形成并填充溝槽其余部分的層間絕緣層、在掩埋柵極和器件隔離層之間形成的第一防氧化層、和在掩埋柵極和層間絕緣層之間形成的第二防氧化層。

根據本發明的另一個實施方案，一種制造半導體器件的方法包括：提供具有由器件隔離層限定的有源區的襯底、通過蝕刻有源區和器件隔離層形成溝槽、在器件隔離層中的溝槽上形成防氧化層、形成填充部分溝槽的掩埋柵極、和在掩埋柵極上形成層間絕緣層并填充溝槽其余部分。

根據本發明的另一個實施方案，一種制造半導體器件的方法包括：提供具有由器件隔離層限定的有源區的襯底，通過蝕刻有源區和器件隔離層形成溝槽，形成填充部分溝槽的掩埋柵極，在掩埋柵極上形成防氧化層，和在防氧化層上形成層間絕緣層并填充溝槽其余部分。

根據本發明的另一個實施方案，一種制造半導體器件的方法包括：提供具有由器件隔離層限定的有源區的襯底，通過蝕刻有源區和器件隔離層形成溝槽，在溝槽上形成第一防氧化層，在第一防氧化層上形成掩埋柵極并填充部分溝槽，在掩埋柵極上形成第二防氧化層，和在第二防氧化層上形成層間絕緣層并填充溝槽其余部分。

根據本發明的另一個實施方案，一種制造半導體器件的方法包括：提供具有由器件隔離層限定的有源區的襯底，通過蝕刻有源區和器件隔離層形成溝槽，在器件隔離層中的溝槽上形成第一防氧化層，在有源區中的溝槽上形成柵極絕緣層，形成填充部分溝槽的掩埋柵極，在掩埋柵極上形成第二防氧化層，和在第二防氧化層上形成層間絕緣層并間隙填充(gap-filling)溝槽。

附圖說明

圖1是說明具有掩埋柵極的常規半導體器件的橫截面圖。

圖2是說明根據本發明第一實施方案的具有掩埋柵極的半導體器件的橫截面圖。

圖3A～3F是說明制造圖2所示的具有掩埋柵極的半導體器件的方法的橫截面圖。