[發明專利]集成電路裝置及其形成方法

有效

• 申請號: 201010117237.X
• 申請日: 2010-02-12
• 公開（公告）號: CN101814456A
• 公開（公告）日: 2010-08-25
• 發明（設計）人: 邱奕杭;傅竹韻
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234
• 代理公司: 隆天國際知識產權代理有限公司 72003
• 代理人: 姜燕;邢雪紅

1.一種形成集成電路裝置的方法，包括：

提供一半導體基底；

在該半導體基底上形成一柵極結構；

通過注入一擇自由銦與銻所構成的群組的第一元素至鄰接該柵極結構的 半導體基底的頂部分進行預先非結晶化注入；以及

在進行該預先非結晶化注入的步驟之后，注入一不同于該第一元素的第二 元素至該半導體基底的頂部分中，其中當該第一元素包括銦時，該第二元素包 括一p型元素，且其中當該第一元素包括銻時，該第二元素包括一n型元素；

其中當該第一元素包括銦時，該第二元素包括硼，而當該第一元素包括銻 時，該第二元素包括磷。

2.根據權利要求1所述的形成集成電路裝置的方法，其中該第一元素的 一第一劑量小于該第二元素的一第二劑量一個等級。

3.根據權利要求1所述的形成集成電路裝置的方法，其中該第二元素的 四鍵原子半徑小于該第一元素的四鍵原子半徑。

4.一種形成集成電路裝置的方法，包括：

提供一半導體基底；

在該半導體基底上形成一柵極結構；

通過注入一擇自由銦與銻所構成的群組的第一元素至鄰接該柵極結構的 半導體基底的頂部分進行預先非結晶化注入；以及

在進行該預先非結晶化注入的步驟之后，注入一不同于該第一元素的第二 元素至該半導體基底的頂部分中，其中該第二元素的一第二深度不大于該第一 元素的一第一深度；

其中當該第一元素包括銦時，該第二元素包括硼，而當該第一元素包括銻 時，該第二元素包括磷。

5.根據權利要求4所述的形成集成電路裝置的方法，在進行該預先非結 晶化注入的步驟期間，該半導體基底的頂部分從結晶態轉變成非結晶態。

6.根據權利要求4所述的形成集成電路裝置的方法，其中該第一元素的 一第一劑量小于該第二元素的一第二劑量一個等級。

7.根據權利要求4所述的形成集成電路裝置的方法，其中該第二元素的 四鍵原子半徑小于該第一元素的四鍵原子半徑，并小于該半導體基底的四鍵原 子半徑。

8.一種形成集成電路裝置的方法，包括：

提供一包括NMOS區域與PMOS區域的半導體基底；

在該半導體基底的NMOS區域上形成一第一柵極結構；

在該半導體基底的PMOS區域上形成一第二柵極結構；

通過注入一第一元素至該半導體基底的NMOS區域中進行第一預先非結 晶化注入；以及

通過注入一不同于該第一元素的第二元素至該半導體基底的PMOS區域 中進行第二預先非結晶化注入；

其中，該第一元素包括銻，且該第二元素包括銦；

并且，在進行該第一預先非結晶化注入的步驟之后，注入磷至該半導體基 底的NMOS區域中以形成一第一源極/漏極延伸區域；以及

在進行該第二預先非結晶化注入的步驟之后，注入硼至該半導體基底的 PMOS區域中以形成一第二源極/漏極延伸區域。

9.根據權利要求8所述的形成集成電路裝置的方法，其中硼的注入劑量 大于銦的注入劑量，且其中磷的注入劑量大于銻的注入劑量。

10.根據權利要求8所述的形成集成電路裝置的方法，其中硼注入的 深度小于銦的深度，且其中磷注入的深度小于銻的深度。