[發明專利]具有自我測試功能的存儲器

無效

• 申請號: 201010117029.X
• 申請日: 2010-02-09
• 公開（公告）號: CN102148062A
• 公開（公告）日: 2011-08-10
• 發明（設計）人: 郭碩芬;李日農;巫松洸
• 申請（專利權）人: 瑞昱半導體股份有限公司
• 主分類號: G11C29/04
• 分類號: G11C29/04
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 史新宏

技術領域

本發明涉及一種存儲器，特別是涉及一種具有自我測試功能的存儲器。

背景技術

由于現今存儲器的容量大小不斷地增加，導致在測試存儲器上所花費的時間亦隨著增加。測試時間增加對于存儲器制造商而言是一種額外成本。因此，有效測試存儲器的能力不僅對于確保存儲器工作正常很重要，而且對于節約成本亦很重要。

現今業者泛用內建自我測試(Built?In?Self?Test，BIST)技術在所屬技術領域中被用來測試存儲器是否正常。在一般存儲器內建自我測試(Memory?Built?In?Self?Test，MBIST)架構中，可藉由一內建自我測試電路測試存儲器，其中該內建自我測試電路可將一系列模式(pattern，或稱為「字符串型」)提供給該存儲器(例如，行軍式測試(march?test)或棋盤式模式(Checkerboard?pattern))。然后該內建自我測試電路比較輸出與一期望響應。因為所述模式具有高度規則性，因此使用比較器可直接比較來自所述存儲器的所述輸出與參考數據，以確保來自該存儲器的一錯誤響應將被標記為一測試失敗。

一些現有技術已揭露于：美國2004/0193984公開號以及美國第6,564,348專利號等文件。

然而，一般傳統的內建自我測試電路測試一只讀存儲器時，都是利用壓縮技術將只讀存儲器內的大量儲存數據壓縮成一測試特征值，并將該測試特征值預先儲存于芯片的數字電路中，于量產測試時，將該測試特征值讀出并與預先儲存于數字電路中的比對特征值進行比較。然而，在驗證的過程中發現需要更改只讀存儲器內的儲存數據時，則必須重新布局(layout)修改芯片的數字電路中的預存值，始能對應更改儲存于芯片的數字電路的比對特征值。如此，上述傳統技術將需要耗費有限的硬件資源(須要額外的芯片的數字電路預先儲存該比對特征值)與工程設計(例如：芯片設計變更)的時間。

因此，如何針對上述問題而提出一種新穎具有自我測試功能的存儲器，不僅可避免耗費有限的硬件資源，并可縮短其工程時間與測試時間，始可解決上述的問題。

發明內容

本發明的目的之一，在于提供一種具有自我測試功能的存儲器，其藉由一存儲單元分割二個儲存區塊，以分別儲存一儲存數據與一比對特征值，而達到節省測試時間、成本與避免耗費硬件數據。

本發明的目的之一，在于提供一種具有自我測試功能的存儲器，其藉由第二儲存區塊是位于存儲單元20的儲存地址的一最后地址，以縮短修改存儲器的時間，進而增加修改存儲器的效率。

本發明的具有自我測試的存儲器包含一測試單元、一存儲單元、一壓縮單元與一比對單元。測試單元產生并輸出一測試讀取訊號；存儲單元具有一第一儲存區塊與一第二儲存區塊，第一儲存區塊儲存一儲存數據，并依據測試讀取訊號輸出儲存數據，第二儲存區塊儲存對應儲存數據的一比對特征值；壓縮單元壓縮儲存數據而產生一測試特征值；比較單元比對測試特征值與比對特征值而輸出一比對結果，以依據比較結果而得知該存儲器是否正常。如此，本發明可達到節省測試時間、成本與避免耗費硬件數據。

附圖說明

圖1為本發明的一較佳實施例的方塊圖；以及

圖2為本發明的另一較佳實施例的方塊圖。

附圖符號說明

本發明：

10?????測試單元

100????控制單元

102????訊號產生單元

20?????存儲單元

200????第一儲存區塊

202????第二儲存區塊

30?????比較模塊

300????壓縮單元

302????比較單元

40?????切換單元

具體實施方式

為使對本發明的結構特征及所實現的功效有更進一步的了解與認識，現以較佳的實施例及配合詳細的說明，說明如后。