[發明專利]SIP芯片及其SOC芯片

有效

• 申請號: 201010115701.1
• 申請日: 2010-02-26
• 公開（公告）號: CN101794771A
• 公開（公告）日: 2010-08-04
• 發明（設計）人: 羅挺;吳大畏
• 申請（專利權）人: 深圳市硅格半導體有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L23/482;H01L25/065
• 代理公司: 深圳市世紀恒程知識產權代理事務所 44287
• 代理人: 胡海國

技術領域

本發明涉及芯片技術領域，尤其涉及SIP芯片及其SOC芯片。

背景技術

SIP(System?in?Package)封裝技術是通過將多個裸芯片(Die)進行封裝，形成功能相對完整的子系統，比如可以將系統級芯片(System?on?Chip，SOC)以及該SOC用到的各種存儲器(Memory)封裝在一起形成SOC子系統，從而減少外部器件的數量及成品系統的尺寸。

在進行SIP封裝時，不同Die之間可以通過基板(Substrate)進行連接，也可以直接進行裸芯片對裸芯片(Die?to?die)綁定。通過基板進行連接具有很高的靈活性，但是成本也相對高于Die-to-die綁定；而Die-to-die綁定雖然成本較低，但是不靈活。例如，當把SOC與存儲器進行封裝時，如果針對某一廠家的存儲器設置了SOC的管腳位置，要更換成別的廠家的存儲器時，就很可能會遇到管腳不兼容，無法進行Die-to-die綁定的情況。

發明內容

本發明的目的在于提供一種芯片，以解決現有技術中進行裸芯片對裸芯片的綁定時，由于綁定線交叉導致綁定良率下降的問題。

本發明提供一種SOC芯片，包括芯片功能控制模塊和管腳模塊，以及管腳控制模塊，該管腳控制模塊連接于芯片功能控制模塊和管腳模塊之間，用于控制管腳模塊的工作模式。

優選的，上述管腳控制模塊包括多個管腳控制子模塊，管腳模塊包括多個管腳，管腳控制子模塊與對應的管腳連接，用于控制對應管腳的工作模式。

優選的，上述芯片功能控制模塊包括與對應的管腳控制子模塊連接的多個使能端、輸出端和綁定端，所述管腳控制子模塊根據綁定端的電平選擇對應的使能端和輸出端向對應的管腳輸出電平。

優選的，上述芯片功能控制模塊還包括與對應的管腳控制子模塊連接的多個輸入端，所述管腳控制子模塊根據綁定端的電平向對應的輸入端輸入電平。

優選的，上述管腳控制子模塊包括與對應的使能端、管腳和綁定端連接的第一多路復用器，用于根據綁定端的電平選擇對應的使能端向對應的管腳輸出電平。

優選的，上述管腳控制子模塊還包括與對應的輸出端、管腳和綁定端連接的第二多路復用器，用于根據綁定端的電平選擇對應的輸出端向對應的管腳輸出電平。

優選的，上述管腳控制子模塊還包括與對應的輸入端、管腳和綁定端連接的第三多路復用器，用于根據綁定端的電平向對應的輸入端輸入電平。

本發明還提供一種SIP芯片，包括待綁定芯片，以及上述SOC芯片，與待綁定芯片連接。

本發明所提供的SOC芯片可用于靈活可配置SIP封裝，通過綁定控制SOC芯片的管腳的工作模式，解決現有技術中進行裸芯片對裸芯片的綁定時，由于綁定線交叉導致綁定良率下降的問題。

附圖說明

圖1是SOC芯片工作在模式一和Flash1進行綁定后所形成的SIP芯片的示意圖；

圖2是SOC芯片工作在模式二和Flash2進行綁定后所形成的SIP芯片的示意圖；

圖3是SOC芯片工作在模式三和Flash3進行綁定后所形成的SIP芯片的示意圖；

圖4是SOC芯片工作在模式四和Flash4進行綁定后所形成的SIP芯片的示意圖；

圖5為本發明SOC芯片一種實施例的模塊圖；

圖6為本發明SOC芯片的具體結構圖。

具體實施方式

下面結合附圖和具體實施例對本發明技術方案作進一步的詳細描述，以使本領域的技術人員可以更好的理解本發明并能予以實施，但所舉實施例不作為對本發明的限定。

本發明以SOC與不同的管腳排列順序的Nand?flash裸芯片封裝在一起為例，進行詳細說明。目前的Nand?Flash裸芯片的管腳主要有四種不同的排列順序，相應的SOC與Flash1、Flash2、Flash3和Flash4的連接關系分別如圖1、圖2、圖3和圖4所示。

圖1是SOC芯片工作在模式一和Flash1進行綁定后所形成的SIP芯片的示意圖。

圖2是SOC芯片工作在模式二和Flash2進行綁定后所形成的SIP芯片的示意圖。

圖3是SOC芯片工作在模式三和Flash3進行綁定后所形成的SIP芯片的示意圖。

圖4是SOC芯片工作在模式四和Flash4進行綁定后所形成的SIP芯片的示意圖。

在圖1至4所示的SOC芯片中，共有20個管腳，其中管腳1至18為SOC芯片的使能端、輸入端以及輸出端，管腳19及20為綁定端，VDD為高電平(即1)，VSS為低電平(即0)。