[發明專利]融合式存儲器器件及系統有效
| 申請號: | 201010112223.9 | 申請日: | 2010-02-08 |
| 公開(公告)號: | CN101930797A | 公開(公告)日: | 2010-12-29 |
| 發明(設計)人: | 李世昊 | 申請(專利權)人: | 海力士半導體有限公司 |
| 主分類號: | G11C16/06 | 分類號: | G11C16/06;G11C11/56 |
| 代理公司: | 北京集佳知識產權代理有限公司 11227 | 代理人: | 杜誠;李春暉 |
| 地址: | 韓國京畿*** | 國省代碼: | 韓國;KR |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 融合 存儲器 器件 系統 | ||
相關申請的交叉引用
本申請根據35?U.S.C.119(a)要求分別在2009年6月19日和2009年8月3日向韓國專利局提交的韓國申請10-2009-0054891號和10-2009-0071244號的優先權,其完整內容通過引用合并于此,如同全文闡述。
技術領域
本文中描述的實施例涉及半導體集成器件,尤其涉及一種由呈現不同功能的存儲器器件組成的融合式存儲器器件以及使用該融合式存儲器器件的數據處理系統。
背景技術
存儲器器件可以被分類為易失性存儲器器件和非易失性存儲器器件。易失性存儲器器件包括隨機存取存儲器(RAM),當斷電時存儲在RAM中的數據被擦除。非易失性存儲器器件包括只讀存儲器(ROM),當斷電時存儲在ROM中的數據被保留。通常,動態隨機存取存儲器(DRAM)被認為是RAM,快擦寫存儲器器件被認為是ROM。
由于較低的功耗和簡單的隨機存取,DRAM以相對高的速度工作。然而,由于其易失性,DRAM需要進行周期性刷新操作,并且由于對高電荷存儲的要求,DRAM需要增加的電容器容量。
同時,由于相對高的集成,快擦寫存儲器器件容易以高容量存儲數據,且由于其非易失性,快擦寫存儲器不需要刷新操作。然而,由于兩層疊柵結構,快擦寫存儲器需要比電源電壓相對更高的工作電壓。因此,快擦寫存儲器時常需要用于產生期望的程序和擦除電壓的單獨的升壓電路。另外,因為難以隨機地存取,所以以頁為單位對數據進行編程,由此,快擦寫存儲器的工作速度通常相對慢。
當前,由于市場需求,半導體存儲器器件逐漸地按比例越減越小。在芯片上嵌入系統(SOC)(將具有各種功能的功能塊集成在一個芯片上)是市場趨勢。融合式存儲器器件是示例性SOC。
融合式存儲器器件是復合存儲器器件,其可以包含各種不同類型的存儲器器件(諸如包含具有不同性質的存儲器芯片),或者具有與邏輯器件一起嵌入到基本存儲器器件中的非存儲器芯片。即,融合式存儲器被認為是還提供適用于系統規范的軟件的系統存儲器。依據數字電子裝置需要多么復雜以及多高性能,由快擦寫存儲器器件和靜態RAM(SRAM)以及邏輯器件組成的融合式存儲器器件可以被集成到單片設計中。
因此,快擦寫存儲器器件可能需要將作為代表性的易失性存儲器器件的DRAM以及作為非易失性存儲器器件的快擦寫存儲器器件集成在單片中。然而,DRAM和快擦寫存儲器器件具有明顯不同的工作電壓和不同的驅動工作模式,從而需要不同的驅動電路。此外,由于它們具有不同的器件結構,因此當它們被集成在一個半導體襯底上時,必須使用單獨的明顯不同的制造工藝來制造它們。
發明內容
一種融合式存儲器器件,包括:第一相變存儲器組;以及與第一相變存儲器組設置在同一芯片上并且在相變過程中具有與第一相變存儲器組不同的電阻分布的第二相變存儲器組。
第一相變存儲器器件組可以是快擦寫存儲器器件的代替器件,并且第二相變存儲器器件組可以是DRAM器件的代替器件。
第一相變存儲器組可以具有第一感測比,且第二相變存儲器組可以具有小于第一感測比的第二感測比。
第一相變存儲器組可以包括多個相變存儲器單元,所述多個相變存儲器單元被編程使得該多個相變存儲器單元中的每一個中的相變材料層完全地相變。第二相變存儲器組可以包括多個相變存儲器單元,所述多個相變存儲器單元被編程使得該多個相變存儲器單元中的每一個中的相變材料層部分地相變。
第二相變存儲器組中的多個相變存儲器單元可以小于第一相變存儲器組中的多個相變存儲器單元。
根據另一個示例實施例,包括一種融合式存儲器器件,其包括:由多個第一相變存儲器單元組成的第一相變存儲器組,所述多個第一相變存儲器單元中的每一個具有第一設定電阻和第一復位電阻;以及被配置為與第一相變存儲器組集成在同一襯底上且由多個第二相變存儲器單元組成的第二相變存儲器組,所述多個第二相變存儲器單元中的每一個具有第二設定電阻和第二復位電阻,其中第二復位電阻小于第一復位電阻。
根據又一個示例實施例,一種數據處理系統,包括:中央處理單元(CPU);數據存儲塊,被配置為由CPU控制并包括存儲器單元陣列和頁緩沖器;以及工作存儲器塊,被配置為由CPU控制并進行數據存儲塊的地址映射操作。數據存儲塊包括具有第一設定電阻和第一復位電阻的第一相變存儲器組。工作存儲器塊包括具有第二設定電阻和第二復位電阻的第二相變存儲器組。第二復位電阻小于第一復位電阻。
下面在“具體實施方式”部分中描述這些以及其它特征、方面和實施例。
附圖說明
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于海力士半導體有限公司,未經海力士半導體有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201010112223.9/2.html,轉載請聲明來源鉆瓜專利網。





