[發(fā)明專利]淺溝槽隔離結(jié)構(gòu)形成方法

有效

• 申請?zhí)枺?/td>: 201010111178.5
• 申請日: 2010-02-10
• 公開（公告）號: CN102148181A
• 公開（公告）日: 2011-08-10
• 發(fā)明（設計）人: 張瑛;林偉銘
• 申請（專利權）人: 上海宏力半導體制造有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762
• 代理公司: 北京集佳知識產(chǎn)權代理有限公司 11227
• 代理人: 李麗

技術領域

本發(fā)明涉及半導體制造領域，特別涉及淺溝槽隔離結(jié)構(gòu)形成方法。

背景技術

隨著半導體工藝進入深亞微米時代，0.18微米以下的元件例如CMOS集成電路的有源區(qū)之間大多采用淺溝槽隔離結(jié)構(gòu)進行橫向隔離來制作，在專利號為US7112513的美國專利中還能發(fā)現(xiàn)更多關于淺溝槽隔離技術的相關信息。

淺溝槽隔離結(jié)構(gòu)作為一種器件隔離技術，其具體工藝包括：在襯底上形成淺溝槽，所述淺溝槽用于隔離襯底上的有源區(qū)，所述淺溝槽的形成方法可以為刻蝕工藝；在淺溝槽內(nèi)填入介質(zhì)，并在襯底表面形成介質(zhì)層，所述介質(zhì)材料可以為氧化硅；對所述介質(zhì)進行退火；用化學機械拋光法(ChemicalMechanical?Polishing，CMP)處理所述介質(zhì)層。

但由于現(xiàn)有淺溝槽隔離結(jié)構(gòu)的缺陷，淺溝槽內(nèi)與有源區(qū)相鄰的區(qū)域會形成向下凹陷的形狀，稱為邊溝(Divot)，在形成有邊溝的襯底上形成半導體器件容易產(chǎn)生寄生的電流，從而影響半導體器件的電學特性，且邊溝的存在會導致形成半導體器件的刻蝕工藝在邊溝內(nèi)形成雜質(zhì)殘留(Residue)，導致形成的半導體器件性能低下。

發(fā)明內(nèi)容

本發(fā)明解決的問題是提供一種無邊溝現(xiàn)象的淺溝槽隔離結(jié)構(gòu)形成方法。

為解決上述問題，本發(fā)明提供一種淺溝槽隔離結(jié)構(gòu)形成方法，包括：提供依次形成有襯墊氧化層和刻蝕停止層的襯底；依次刻蝕所述襯墊氧化層、刻蝕停止層和襯底，形成淺溝槽；形成覆蓋刻蝕停止層表面且填充滿淺溝槽的隔離介質(zhì)層；采用反刻掩膜版在所述隔離介質(zhì)層表面形成第一光刻膠圖形，所述第一光刻膠圖形與所述淺溝槽位置對應；以所述第一光刻膠圖形為掩膜，刻蝕部分厚度隔離介質(zhì)層；去除所述第一光刻膠圖形后，采用化學機械拋光工藝去除所述隔離介質(zhì)層直至暴露出刻蝕停止層；去除所述刻蝕停止層和襯墊氧化層；在所述襯底表面以及淺溝槽內(nèi)的隔離介質(zhì)層表面形成保護薄膜；采用所述反刻掩膜版在所述保護薄膜表面形成第二光刻膠圖形，所述第二光刻膠圖形與所述淺溝槽位置對應；以所述第二光刻膠圖形為掩膜，去除保護薄膜至露出襯底，形成保護層。

與現(xiàn)有技術相比，本發(fā)明具有以下優(yōu)點：通過形成覆蓋淺溝槽的保護層，用于保護隔離介質(zhì)層與淺溝槽的界面，本發(fā)明提供的保護層致密、抗腐蝕性能好，保護隔離介質(zhì)層與淺溝槽的界面效果更佳，避免了去除氮化硅層和襯墊氧化層以及后續(xù)的半導體工藝化學試劑侵蝕形成邊溝。

另外，形成保護層選用的掩膜版與平坦隔離介質(zhì)層采用的掩膜版為同一掩膜版，節(jié)約了生產(chǎn)成本。

附圖說明

通過附圖中所示的本發(fā)明的優(yōu)選實施例的更具體說明，本發(fā)明的上述及其它目的、特征和優(yōu)勢將更加清晰。在全部附圖中相同的附圖標記指示相同的部分。并未刻意按實際尺寸等比例縮放繪制附圖，重點在于示出本發(fā)明的主旨。

圖1是現(xiàn)有技術形成的隔離淺溝槽示意圖；

圖2為本發(fā)明的淺溝槽隔離結(jié)構(gòu)形成方法的流程圖；

圖3至圖12為本發(fā)明的淺溝槽隔離結(jié)構(gòu)形成方法的示意圖；

圖13至圖14是形成有本發(fā)明的提供的淺溝槽隔離襯底上去除犧牲氧化層示意圖。

具體實施方式

由背景技術可知，由于現(xiàn)有形成淺溝槽隔離結(jié)構(gòu)中，隔離介質(zhì)層位于與有源區(qū)相鄰的區(qū)域較疏松，受到半導體器件形成工藝中的化學試劑腐蝕導致淺溝槽內(nèi)與有源區(qū)相鄰的區(qū)域會形成向下凹陷的形狀，稱為邊溝(Divot)，請參考圖1，圖1為現(xiàn)有技術形成的隔離淺溝槽，包括襯底100；形成襯底100內(nèi)的淺溝槽101；填充所述淺溝槽的介質(zhì)層110；形成在所述介質(zhì)層內(nèi)的邊溝111，采用上述隔離淺溝槽形成的半導體器件容易產(chǎn)生寄生的電流，從而影響半導體器件的電學特性，且邊溝的存在會導致形成半導體器件的刻蝕工藝在邊溝內(nèi)形成雜質(zhì)殘留(Residue)，導致形成的半導體器件性能低下。

在下面的描述中闡述了很多具體細節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以很多不同于在此描述的其它方式來實施，本領域技術人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣，因此本發(fā)明不受下面公開的具體實施的限制。

其次，本發(fā)明利用示意圖進行詳細描述，在詳述本發(fā)明實施例時，為便于說明，表示器件結(jié)構(gòu)的剖面圖會不依一般比例作局部放大，而且所述示意圖只是實例，其在此不應限制本發(fā)明保護的范圍。此外，在實際制作中應包含長度、寬度及深度的三維空間尺寸。

圖2為本發(fā)明的淺溝槽隔離結(jié)構(gòu)形成方法一實施例的流程圖；圖3至圖11為本發(fā)明的淺溝槽隔離結(jié)構(gòu)形成方法一實施例的示意圖，下面結(jié)合圖3至圖11對本發(fā)明的一實施例進行詳細說明，其包括下列步驟：