[發明專利]接觸孔形成方法有效

申請號：	201010111143.1	申請日：	2010-02-10
公開（公告）號：	CN102148191A	公開（公告）日：	2011-08-10
發明（設計）人：	楊昌輝;奚裴;肖海波	申請（專利權）人：	上海宏力半導體制造有限公司
主分類號：	H01L21/768	分類號：	H01L21/768
代理公司：	北京集佳知識產權代理有限公司 11227	代理人：	李麗
地址：	201203 上海市浦***	國省代碼：	上海;31
權利要求書：	查看更多	說明書：	查看更多
摘要：
搜索關鍵詞：	接觸形成方法
鉆瓜網技術展會專利詞庫專利權人專利榜在售專利公布日期熱門專利

【說明書】：

技術領域

本發明涉及半導體制造技術領域，特別涉及一種接觸孔形成方法。

背景技術

半導體集成電路的制作是極其復雜的過程，目的在于將特定電路所需的各種電子組件和線路，縮小制作在小面積的晶片上。其中，各個組件必須藉由適當的內連導線來作電性連接，才能發揮所期望的功能。

由于集成電路的制作向超大規模集成電路(ULSI)發展，其內部的電路密度越來越大，隨著芯片中所含元件數量不斷增加，實際上就減少了表面連線的可用空間。這一問題的解決方法是采用多層金屬導線設計，利用多層絕緣層和導電層相互疊加的多層連接，這其中就需要制作大量的接觸孔。例如在申請號為200610159332.x的中國專利文獻中公開了一種形成接觸孔的方法。

圖1至圖3為現有的一種接觸孔形成方法的示意圖。下面結合圖1至圖3對現有的一種接觸孔的形成方法進行說明。其中，圖1為形成源/漏極摻雜區后的器件剖面示意圖。如圖1所示，對襯底進行刻蝕填充，在各器件間形成隔離溝槽102；接著在襯底上形成柵極100及源/漏極摻雜區107和108；然后在各個柵極的頂部及源、漏極區域形成自行對準的金屬硅化物層(本圖中未示出)，以進一步改善其接觸電特性。

圖2為沉積層間介質層(ILD)后的器件剖面示意圖。如圖2所示，在硅片表面再覆蓋一層層間介質層119，一般包括氧化物層110和覆蓋氧化物層的氮化物層120。其中，對于清洗或者濕法刻蝕，氮化物120與氧化物層110相比，具有低得多的刻蝕速率。氧化硅層一般采用摻雜氧化硅層(PSG)，既可以在電學上隔離器件和互連金屬層，又可以在物理上將器件與可移動粒子等雜質源隔離開。

圖3為刻蝕形成接觸孔后的器件剖面示意圖。利用光刻及刻蝕技術在硅片的對應位置處形成接觸孔。如圖3所示，在同一芯片上要形成的接觸孔也不相同，圖中示出了三種類型的接觸孔：柵極接觸孔140、源/漏極接觸孔150和聯接柵源極(或漏極)的接觸孔130，除此之外還可以包括其他類型的接觸孔，例如多層布線的不同導電層之間的接觸孔。形成上述接觸孔的步驟通常包括刻蝕步驟和清洗步驟，刻蝕步驟用來在層間介質層中形成通孔，由于刻蝕步驟會在接觸孔的底部和側壁形成刻蝕聚合物，因此清洗步驟可以進一步的將通孔底部和側壁的刻蝕聚合物去除，暴露金屬硅化物，形成接觸電特性良好的接觸孔。

但是上述接觸孔的形成方法中，對于濕法清洗，氮化物與氧化物層相比，具有低得多的腐蝕速率，因此會造成在清洗步驟中接觸孔的側壁在氧化物層形成凹陷，致使在向接觸孔填充導電物質時，導電物質不能完全覆蓋接觸孔，從而使得接觸孔的電特性較差。

發明內容

本發明提供了一種接觸孔形成方法，該方法在減小對接觸孔側壁的損傷，提高了接觸孔底部的接觸電特性。

本發明提供了一種接觸孔形成方法，包括步驟：

提供半導體結構，其包括襯底；位于襯底中及襯底上的MOS器件；覆蓋MOS器件和襯底的層間介質層，所述層間介質層包括氧化物層和位于所述氧化物層上的氮化物層；

對所述層間介質層進行刻蝕，刻蝕停止在襯底表面，在所述層間介質層中形成通孔，所述刻蝕的同時在通孔內形成刻蝕聚合物；

對所述刻蝕聚合物和所述通孔暴露的襯底進行干法刻蝕，使所述通孔延伸至襯底內；

用酸性溶液清洗，去除所述通孔內剩余的刻蝕聚合物。

可選的，對所述刻蝕聚合物和所述通孔暴露的襯底進行干法刻蝕步驟中，刻蝕氣體為NF3或者NF3和惰性氣體的混合氣體。

可選的，所述氮化物層的材料為氮化硅，所述氧化物層的材料為PSG。

可選的，對所述刻蝕聚合物和所述通孔暴露的襯底進行干法刻蝕步驟中NF3的流量為4sccm至8sccm，腔室壓強為20mt至30mt，射頻功率為40w至60w，電極溫度為60攝氏度，時間為15s至20s。

可選的，所述酸溶液為：HF溶液。