[發明專利]隔離區域注入和結構

無效

• 申請號: 201010110323.8
• 申請日: 2010-02-02
• 公開（公告）號: CN101877316A
• 公開（公告）日: 2010-11-03
• 發明（設計）人: 廖洺漢;李資良
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/762;H01L29/78
• 代理公司: 北京市德恒律師事務所 11306
• 代理人: 梁永

本申請要求于2009年2月5日提交的、標題為“Isolation?Region?Implantand?Structure”的美國臨時專利申請序列第61/150,220號的優先權，其申請結合與此作為參考。

技術領域

本發明總的來說涉及用于制造半導體器件的系統和方法，更具體地，涉及用于形成具有淺溝槽隔離的晶體管的系統和方法。

背景技術

通常，通過襯底的第一隔離有源區域(將這種隔離結構用作淺溝槽隔離(STI))來形成諸如晶體管的半導體器件。一旦隔離了有源區域，就在襯底上方建立各種結構(諸如柵極介電質和柵電極)，并在襯底中注入各種摻雜物以完成器件。然而，隨著為了在更小的芯片上容納更多器件而縮小器件尺寸，由于短溝道效應而產生嚴重問題。

一種這樣的問題是閾值電壓隨著晶體管柵極寬度的減小而異常增加。這種閾值電壓的增加會引起器件在其操作期間超過其期望的設計參數，并且通常會負面地影響器件的總體設計。這種類型的問題會降低器件的性能，并且減小期望芯片的整體效率。

此外，當將各種尺寸的晶體管集成到同一系統中時，較窄晶體管的這種閾值電壓增加還會引起問題。因為具有較寬柵極的晶體管沒有經受閾值電壓的相同的異常增加，所以當進行實際制造時，初始被設計和集成為具有類似電壓的多個器件可能具有非常不同的實際閾值電壓。如果這些完全不同的器件被設計為具有相同閾值電壓，則這種狀況立即會在器件彼此連接的操作期間引起問題。此外，該問題的一些解決方案為減小尺寸縮小的晶體管的閾值電壓，這還會減小尺寸沒有縮小的晶體管的閾值電壓，從而不能解決具有不同閾值電壓的器件的問題。

因此，需要一種機制來解決上述缺點。

發明內容

通過本發明允許調整特定半導體器件的閾值電壓的實施例，這些和其他問題通常被解決或阻止，并且通常實現了技術優點。

根據本發明的一個實施例，一種用于制造隔離區域的方法包括：提供襯底；以及在襯底上方形成圖樣化掩模，該圖樣化掩模露出襯底的一部分。去除襯底的一部分以形成溝槽。去除圖樣化掩模的與溝槽相鄰的部分以形成襯底的露出表面，并且將具有第一導電率的第一摻雜物注入到襯底中。在注入第一摻雜物之后去除圖樣化掩模，并且用介電材料填充溝槽。

根據本發明的另一方面，一種制造半導體器件的方法包括：提供包括頂面的襯底；以及在襯底中形成溝槽，其中，形成溝槽包括：在襯底上方形成掩模層；形成穿過掩模層的開口；以及通過開口去除襯底的一部分。在形成溝槽之后，穿過掩模層的開口被延伸以形成襯底頂面的露出部分，并且在去除掩模層之前，將具有第一導電率的第一摻雜物注入到襯底中。

根據本發明的又一實施例，一種半導體器件包括：襯底，具有頂面；以及第一隔離區域，在襯底內。第一摻雜區域被定位為與隔離區域相鄰，并且第一摻雜區域包括具有第一導電率和第一濃度的第一摻雜物。第一溝道區域被定位在與第一隔離區域分離的襯底上。第二摻雜區域位于第一摻雜區域與第一溝道區域之間，第二摻雜區域包括具有第二導電率和小于第一濃度的第二濃度的第二摻雜物。

本發明實施例的優點在于允許調整特定晶體管的閾值電壓。

附圖說明

為了更好地理解本發明及其優點，結合附圖進行以下描述，其中：

圖1示出了根據本發明實施例的具有掩模層的襯底，其中，掩模層露出分離襯底表面上的有源區域的溝槽；

圖2示出了根據本發明實施例露出襯底的與開口相鄰的頂面的掩模層的回撤(pullback)以及形成調整區域的注入步驟；

圖3示出了根據本發明實施例的用電介質填充開口；

圖4示出了根據本發明實施例的在襯底的有源區域上方形成晶體管；

圖5A至圖5B示出了根據本發明實施例的利用調整區域的晶體管的俯視圖；以及

圖6A至圖6D示出了根據本發明實施例的可通過包括調整區域來實現的調節。

除非另外指定，不同附圖中對應的標號和符號一般是指對應的部件。畫出附圖是為了清晰地示出實施例的相關方面，并且不需要按比例繪制。

具體實施方式

下面詳細描述實施例的制造和使用。然而，應該理解，本發明提供了許多可以在具體環境下實現的許多可應用的發明概念。所討論的具體實施例僅僅示出了制造和使用本發明的具體方式，并不限制本發明的范圍。

將針對處于特定環境(即，包括附加注入步驟的晶體管的制造處理)的實施例來描述本發明。