[發明專利]半導體集成電路器件

有效

• 申請號: 201010110092.0
• 申請日: 2010-02-02
• 公開（公告）號: CN101826515A
• 公開（公告）日: 2010-09-08
• 發明（設計）人: 古田太;長田健一;佐圓真
• 申請（專利權）人: 株式會社日立制作所
• 主分類號: H01L25/00
• 分類號: H01L25/00
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華

1.一種半導體集成電路器件，其特征在于，

包括層疊裝載的、利用貫通孔路徑與自身之外的半導體芯片之間 進行信號傳輸的多個半導體芯片，

上述多個半導體芯片各自具有：

位于上述貫通孔路徑內且形成于電路形成面上的第一節點；

位于上述貫通孔路徑內且形成于與上述電路形成面相對的半導 體基板面上的第二節點；以及

插入在上述第一節點與上述第二節點之間，用于將上述第一節點 的阻抗與上述第二節點的阻抗分離的緩沖電路。

2.根據權利要求1所述的半導體集成電路器件，其特征在于，

在上述貫通孔路徑上傳輸的信號是時鐘信號。

3.根據權利要求1所述的半導體集成電路器件，其特征在于，

在上述貫通孔路徑上傳輸的信號是數據信號。

4.根據權利要求1所述的半導體集成電路器件，其特征在于，

還包括成為上述貫通孔路徑的第一貫通孔路徑和第二貫通孔路 徑，

在上述第一貫通孔路徑上傳輸的信號是時鐘信號，在上述第二貫 通孔路徑上傳輸的信號是數據信號。

5.根據權利要求1所述的半導體集成電路器件，其特征在于，

上述緩沖電路是將上述第一節點作為輸入并將上述第二節點作 為輸出、或者將上述第二節點作為輸入并將上述第一節點作為輸出的 單向緩沖電路。

6.根據權利要求5所述的半導體集成電路器件，其特征在于，

上述單向緩沖電路是能將輸出設定為高阻抗狀態的三態緩沖電 路。

7.根據權利要求1所述的半導體集成電路器件，其特征在于，

上述緩沖電路是由第一緩沖電路和第二緩沖電路構成的雙向緩 沖電路，其中，上述第一緩沖電路將上述第一節點作為輸入并將上述 第二節點作為輸出，上述第二緩沖電路將上述第二節點作為輸入并將 上述第一節點作為輸出。

8.根據權利要求7所述的半導體集成電路器件，其特征在于，

上述第一緩沖電路和上述第二緩沖電路是能將輸出設定為高阻 抗狀態的三態緩沖電路。

9.根據權利要求1所述的半導體集成電路器件，其特征在于，

上述多個半導體芯片各自還具有：

內核電路；和

在上述第一節點和上述內核電路之間連接的輸入緩沖電路和/或 輸出緩沖電路。

10.根據權利要求1所述的半導體集成電路器件，其特征在于，

上述多個半導體芯片各自還具有：

內核電路；和

在上述第二節點和上述內核電路之間連接的輸入緩沖電路或輸 出緩沖電路。

11.一種半導體集成電路器件，其特征在于，

包括層疊裝載的、利用貫通孔路徑與自身之外的半導體芯片之間 進行信號傳輸的多個半導體芯片，

上述多個半導體芯片各自具有：

位于上述貫通孔路徑內且形成于電路形成面上的第一節點；

位于上述貫通孔路徑內且形成于與上述電路形成面相對的半導 體基板面上的第二節點；

插入在上述第一節點與上述第二節點之間，用于將上述第一節點 的阻抗與上述第二節點的阻抗分離的緩沖電路；以及

插入在上述第一節點與上述第二節點之間，當被驅動接通時連接 上述第一節點和上述第二節點的開關電路。

12.根據權利要求11所述的半導體集成電路器件，其特征在于，

上述緩沖電路是將上述第一節點作為輸入并將上述第二節點作 為輸出、或者將上述第二節點作為輸入并將上述第一節點作為輸出的 單向緩沖電路。