[發明專利]半導體裝置及其制造方法

無效

• 申請號: 201010108017.0
• 申請日: 2010-01-28
• 公開（公告）號: CN101834148A
• 公開（公告）日: 2010-09-15
• 發明（設計）人: 能木孝男;木谷智之;東條啟;菅謙太郎
• 申請（專利權）人: 株式會社東芝
• 主分類號: H01L21/50
• 分類號: H01L21/50;H01L21/60;H01L23/482
• 代理公司: 中國國際貿易促進委員會專利商標事務所 11038
• 代理人: 金春實

1.一種半導體裝置的制造方法，該半導體裝置包括：

半導體元件，該半導體元件具有：相互對置的第一面和第二面、和在上述第一面上設置的電極；

第一外部電極，該第一外部電極，與上述半導體元件的上述第一面相對置，具有：與上述第一面大致平行的第一主面、與上述第一主面大致垂直的第一側面、和向與上述第一主面垂直的方向突出且與在上述半導體元件的上述第一面上設置的電極連接的凸部；

第二外部電極，該第二外部電極，與上述半導體元件的上述第二面相對置，具有：與上述第二面大致平行的第二主面、與上述第二主面大致垂直的第二側面、和作為上述第二主面的相反側的面且大小與上述第二主面實質上相同的相反面；以及

絕緣體，覆蓋上述半導體元件和上述第一外部電極的上述凸部；且

把上述第一側面和上述第二側面作為安裝面，上述半導體元件配置在上述第一外部電極與上述第二外部電極之間，

該制造方法的特征在于包括：

在上述第一面的上述電極的每一個上，形成由導電體構成的上述凸部的工序，上述第一面的上述電極設置在形成于半導體晶片上的多個上述半導體元件的上述半導體晶片的表面側；

在上述表面的上述多個半導體元件相互間形成溝的工序；

向上述凸部相互間的間隙和上述溝中填充絕緣體而形成密封部的工序；

研磨上述半導體晶片的與上述表面相對置的背面直到露出上述密封部，針對各上述半導體元件把上述半導體晶片分離的工序；

在上述凸部的每一個上形成由導電體構成且成為上述第一外部電極的一部分的第一引線的工序；

在上述多個半導體元件的上述背面上，直接形成作為成為上述第二外部電極的第二引線的導電材料層，形成上述第二引線的工序；以及

在上述多個半導體元件相互間切斷上述密封部，把上述多個半導體元件相互分離的工序。

2.一種半導體裝置的制造方法，該半導體裝置包括：

半導體元件，該半導體元件具有：相互對置的第一面和第二面、和在上述第一面上設置的電極；

第一外部電極，該第一外部電極，與上述半導體元件的上述第一面相對置，具有：與上述第一面大致平行的第一主面、與上述第一主面大致垂直的第一側面、和向與上述第一主面垂直的方向突出且與上述電極連接的凸部；

第二外部電極，該第二外部電極，與上述半導體元件的上述第二面相對置，具有：與上述第二面大致平行的第二主面、與上述第二主面大致垂直的第二側面、和作為上述第二主面的相反側的面且大小與上述第二主面實質上相同的相反面；以及

絕緣體，覆蓋上述半導體元件和上述第一外部電極的上述凸部；且

把上述第一側面和上述第二側面作為安裝面，上述半導體元件配置在上述第一外部電極與上述第二外部電極之間，

該制造方法的特征在于包括：

在上述第一面的上述電極的每一個上，形成由導電體構成的上述凸部的工序，上述第一面的上述電極設置在形成于半導體晶片上的多個上述半導體元件的上述半導體晶片的表面側；

在上述半導體晶片的上述表面側，用絕緣體覆蓋上述凸部，形成第一密封部的工序；

在上述多個半導體元件相互間，形成從上述半導體晶片的上述背面側到達上述第一密封部中途的溝，把上述多個半導體元件分別分離的工序；

向上述溝中填充絕緣體而形成第二密封部的工序；

研磨上述第一密封部，露出上述凸部的工序；

在上述凸部上形成由導電體構成且成為上述第一外部電極的一部分的第一引線的工序；

在上述多個半導體元件的每一個的上述背面上，直接形成作為成為上述第二外部電極的第二引線的導電材料層，形成上述第二引線的工序；以及

在上述多個半導體元件相互間切斷上述第一和第二密封部，把在上述背面上形成有第二引線的上述多個半導體元件相互分離的工序。

3.如權利要求1或2所述的半導體裝置的制造方法，其特征在于：

存在以下情形中的至少任一個：

形成上述第一引線的上述工序包含通過鍍敷法形成上述第一引線的工序、以及

形成上述第二引線的上述工序包含通過鍍敷法形成上述第二引線的工序。