[發明專利]用于FinFET的ESD保護

有效

• 申請號: 201010106330.0
• 申請日: 2010-01-28
• 公開（公告）號: CN101814525A
• 公開（公告）日: 2010-08-25
• 發明（設計）人: 李介文;婁經雄
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L23/60;H01L21/60
• 代理公司: 北京市德恒律師事務所 11306
• 代理人: 梁永

技術領域

本發明總的來說涉及一種用于靜電放電(ESD)保護的電路，尤其涉 及一種用于在充電器件模式(CDM)放電期間半導體芯片中的鰭狀場效應 晶體管(FinFET)的跨域(cross-domain)保護的電路。

背景技術

隨著半導體技術尺寸的降低，鰭狀場效應晶體管(FinFET)更加頻繁 地用于半導體技術。不幸的是，由于FinFET的信道寬度相對較小，FinFET 通常更加容易經受由靜電放電(ESD)事件所導致的設備故障。從而，需 要一種解決該問題的解決方案。

由于其物理結構，FinFET被認為是三維晶體管。FinFET的有源區(漏 極、溝道和源極)從FinFET所在的半導體襯底的表面伸出，非常像矩形盒。 此外，柵極結構通常在三個側面但有時在兩個側面上圍繞溝道。

由于當與類似尺寸的器件相比時FinFET具有相對更高的驅動電流以 及由于FinFET防止短溝道效應的普通能力，FinFET在更小的技術中具有 優勢。由于柵極圍繞溝道使得增加了溝道的有效寬度，所以FinFET通常具 有增加的驅動電流。增加的溝道寬度允許更大的驅動電流。此外，通過使 柵極圍繞溝道，柵極可以更容易地抑制通過溝道的泄漏電流，由此降低短 溝道效應。

FinFET的優勢使其被用于更小的技術，尤其是32nm以下，但用于更 小尺寸的折中已經導致在ESD事件期間對FinFET的故障增加的敏感性。 FinFET的有源區寬度遠遠小于對應技術尺寸的另一器件。當ESD事件發 生時，更小的寬度導致FinFET中電流密度的增加。例如，與平面體MOSFET 的約2mA/μm或平面SOI?MOSFET的約1.4mA/μm相比，FinFET在器件故 障發生之前通常具有0.1mA/μm的最大值。電流密度的增加會導致電介質 柵極氧化物在有源區和柵極之間出現擊穿，導致柵極和有源區之間的短路。 從而，FinFET可能會完全故障。

ESD事件通常被劃分為三種不同的模式：人體模式(HBM)、機器模 式(MM)和充電器件模式(CDM)。在HBM下，通常人將使電荷存儲 在他和她身上。然后，人將觸摸半導體封裝上的管腳，使得所存儲的電荷 釋放到半導體芯片。理想地，芯片中的電路將引導電流遠離芯片上的內部 器件并且使電流泄漏至地。HBM通常為三種模式中的最小電壓幅度，但是 通常持續時間最長。類似于HBM，在MM下，通常被認為是金屬機器的 機器將使電荷存儲在其上。機器將與半導體封裝的管腳接觸來釋放存儲的 電荷。再次，內部電路應該引導電流遠離芯片中的組件并使其引導至地。 MM的電壓幅度和持續時間通常在HBM和CDM之間。在CDM下，電荷 將積累在芯片本身上。芯片的內部電路嘗試使電流引導至一些電源總線， 使得電流隨后被引導遠離芯片的其他內部器件并流出到封裝上的管腳。 CDM通常具有最高的電壓幅度以及最短的放電持續時間。

在此期間，當由于在ESD事件期間的高電壓幅度放電而導致FinFET 易于器件故障時，CDM放電。從而，在現有技術中需要一種在CDM?ESD 事件期間保護FinFET的器件。

發明內容

通過本發明的實施例，通常解決或避免了這些和其他問題，并且通常 實現了技術優點。

根據本發明的一個實施例，半導體器件包括：收發器電路，包括鰭狀 場效應晶體管(FinFET)和第一接地總線；接收器電路，包括FinFET和第 二接地總線；以及傳輸總線，電連接接收器電路和收發器電路。接收器電 路和收發器電路均進一步包括靜電放電(ESD)保護電路，靜電放電保護 電路包括電連接至傳輸總線的平面晶體管。

根據本發明的另一實施例，半導體器件包括：傳輸總線、收發器、和 接收器。收發器包括第一電源總線、第一接地總線、包括電連接至傳輸總 線的FinFET的收發器運算電路以及包括平面晶體管的收發器ESD保護電 路，其中，第一平面晶體管電連接傳輸總線和第一電源總線，以及第二平 面晶體管電連接傳輸總線電連接和第一接地總線。接收器包括第二電源總 線、第二接地總線、包括電連接至傳輸總線的FinFET的接收器運算電路以 及包括平面晶體管的接收器ESD保護電路，其中，第三平面晶體管電連接 傳輸總線和第二電源總線，并且第四平面晶體管電連接傳輸總線和第二接 地總線。