[發明專利]用于FinFET的ESD保護

有效

• 申請號: 201010106330.0
• 申請日: 2010-01-28
• 公開（公告）號: CN101814525A
• 公開（公告）日: 2010-08-25
• 發明（設計）人: 李介文;婁經雄
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L23/60;H01L21/60
• 代理公司: 北京市德恒律師事務所 11306
• 代理人: 梁永

1.一種半導體器件，包括：

收發器電路，包括鰭狀場效應晶體管(FinFET)和第一接地總線；

接收器電路，包括FinFET和第二接地總線；以及

傳輸總線，電連接所述接收器電路和所述收發器電路，其中，所述接 收器電路和所述收發器電路均進一步包括靜電放電保護電路，所述靜電放 電保護電路包括電連接至所述傳輸總線的平面晶體管；

其中，所述收發器電路的所述平面晶體管包括平面PMOS晶體管和平 面NMOS晶體管，所述收發器電路的所述平面PMOS晶體管具有均電連接 至第一電源總線的源極和柵極以及電連接至所述傳輸總線的漏極，以及所 述收發器電路的所述平面NMOS晶體管具有均電連接至所述第一接地總線 的源極和柵極以及電連接至所述傳輸總線的漏極；

所述接收器電路的平面晶體管包括平面PMOS晶體管和平面NMOS晶 體管，所述接收器電路的所述平面PMOS晶體管具有均電連接至第二電源 總線的源極和柵極以及電連接至所述傳輸總線的漏極，以及所述接收器電 路的所述平面NMOS晶體管具有均電連接至所述第二接地總線的源極和柵 極以及電連接至所述傳輸總線的漏極。

2.根據權利要求1所述的半導體器件，其中，第一電阻器被插入在所 述第一電源總線和所述平面PMOS晶體管的柵極之間，以及第二電阻器被 插入在所述第一接地總線和所述平面NMOS晶體管的柵極之間，

其中，電源鉗位電連接所述第一電源總線和所述第一接地總線。

3.根據權利要求1所述的半導體器件，其中，第一電阻器被插入在所 述第二電源總線和所述平面PMOS晶體管的柵極之間，以及第二電阻器被 插入在所述第二接地總線和所述平面NMOS晶體管的柵極之間，

其中，電源鉗位電連接所述第二電源總線和所述第二接地總線。

4.根據權利要求1所述的半導體器件，其中，至少兩個二極管電交叉 連接所述第一接地總線和所述第二接地總線。

5.一種半導體器件，包括：

傳輸總線；

收發器，包括：

第一電源總線；

第一接地總線；

收發器運算電路，包括電連接至所述傳輸總線的鰭狀場效應晶 體管；

收發器靜電放電保護電路，包括平面晶體管，其中，第一平面晶 體管將所述傳輸總線電連接至所述第一電源總線，以及第二平面晶體 管將所述傳輸總線電連接至所述第一接地總線；

接收器，包括：

第二電源總線；

第二接地總線；

接收器運算電路，包括電連接至所述傳輸總線的鰭狀場效應晶體 管；以及

接收器靜電放電保護電路，包括平面晶體管，其中，第三平面晶體管 將所述傳輸總線電連接至所述第二電源總線，以及第四平面晶體管將所述 傳輸總線電連接至所述第二接地總線；

其中，所述第一平面晶體管包括第一平面PMOS晶體管，所述第二平 面晶體管包括第二平面NMOS晶體管，所述第三平面晶體管包括第三平面 PMOS晶體管，以及所述第四平面晶體管包括第四平面NMOS晶體管，

其中，所述第一平面PMOS晶體管的柵極和源極電連接至所述第一電 源總線，所述第一平面PMOS晶體管的漏極和所述第二平面PMOS晶體管 的漏極電連接至所述傳輸總線，以及所述第二平面NOMS晶體管的柵極和 源極電連接至所述第一接地總線，以及其中，所述第三平面PMOS晶體管 的柵極和源極電連接至所述第二電源總線，所述第三平面PMOS晶體管的 漏極和所述第四平面NMOS晶體管的漏極電連接至所述傳輸總線，以及所 述第四平面NMOS晶體管的柵極和源極電連接至所述第二接地總線。

6.根據權利要求5所述的半導體器件，還包括：

第一電源鉗位，將所述第一電源總線電連接至所述第一接地總線；以 及

第二電源鉗位，將所述第二電源總線電連接至所述第二接地總線。

7.根據權利要求5所述的半導體器件，其中，交叉連接的二極管將所 述第一接地總線電連接至所述第二接地總線。