[發明專利]硅通孔側壁隔離結構

有效

• 申請號: 201010103550.8
• 申請日: 2010-01-26
• 公開（公告）號: CN101789417A
• 公開（公告）日: 2010-07-28
• 發明（設計）人: 余振華;邱文智;吳文進
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/522
• 分類號: H01L23/522;H01L21/768
• 代理公司: 北京市德恒律師事務所 11306
• 代理人: 梁永

1.一種半導體器件，包括：

襯底，具有形成在其上的電路；

一個或多個介電層，形成在所述襯底上方；

開口，通過所述一個或多個介電層延伸到所述襯底中，所述開口填充 有導電材料；以及

低k介電層，介于所述襯底和所述導電材料之間，并且沿著所述開口 的側壁形成。

2.根據權利要求1所述的半導體器件，還包括：阻擋層，介于所述低 k介電層與所述導電材料之間。

3.根據權利要求1所述的半導體器件，其中，所述低k介電層包括具 有小于約4的介電常數的材料；或者

所述低k介電層包括選自由Si-O-H、Si-O-C-H及其組合所組成的組中 的材料；或者

所述導電層包括選自由銅、銅合金、鋁、鎢、銀、多晶硅及其組合所 組成的組中的材料。

4.一種用于制造半導體器件的方法，所述方法包括：

設置襯底，所述襯底具有電路側和與所述電路側相對的背側；

在所述襯底中形成開口，所述開口從所述電路側延伸到所述襯底中， 所述開口具有側壁；

沿著所述開口的側壁形成低k介電層；

在所述開口中形成導電材料；以及

在所述襯底的背側上露出所述導電材料。

5.根據權利要求4所述的方法，其中，所述方法還包括：在形成所述 導電層之前，在所述低k介電層的上方形成阻擋層。

6.根據權利要求4所述的方法，其中，形成所述低k介電層包括旋涂 工藝；或者

所述低k介電層包括具有小于約4的介電常數的介電材料；或者

所述低k介電層包括選自基本上由Si-O-H、Si-O-C-H及其組合所組成 的材料的組中的介電材料。

7.根據權利要求4所述的方法，還包括：所述開口延伸穿過在所述襯 底的電路側上形成的一個或多個介電層。

8.根據權利要求4所述的方法，其中，形成所述導電層包括電鍍工藝。

9.根據權利要求4所述的方法，其中，所述導電層包括選自由銅、銅 合金、鋁、鎢、銀、多晶硅及其組合所組成的組中的材料。

10.一種用于制造半導體器件的方法，所述方法包括：

設置襯底，所述襯底具有電路側和與所述電路側相對的背側；

在所述襯底的電路側上形成電路；

在所述襯底的電路側上方形成一個或多個介電層；

在所述襯底中形成開口，所述開口從所述一個或多個介電層的表面開 始延伸，所述開口具有側壁；

在所述開口的側壁上方形成低k介電層，其中，所述低k介電層沿著 所述開口的側壁形成；以及

在所述低k介電層上方形成導電層，使得所述開口填充有所述導電層。

11.根據權利要求10所述的方法，其中，所述方法還包括：在形成所 述導電層之前，在所述低k介電層的上方形成阻擋層。

12.根據權利要求10所述的方法，其中，形成所述低k介電層包括旋 涂工藝。

13.根據權利要求10所述的方法，其中，所述低k介電層包括具有小 于約4的介電常數的材料；或者

所述低k介電層包括選自由Si-O-H、Si-O-C-H及其組合所組成的組中 的材料。

14.根據權利要求10所述的方法，還包括：在所述襯底的背側上露出 所述導電層。

15.根據權利要求10所述的方法，其中，形成所述導電層包括電鍍工 藝。