[發明專利]一種微處理器指令級隨機驗證中加速取指的裝置和方法

有效

• 申請號: 201010102570.3
• 申請日: 2010-01-27
• 公開（公告）號: CN101819608A
• 公開（公告）日: 2010-09-01
• 發明（設計）人: 王朋宇;陳云霽;沈海華;胡偉武
• 申請（專利權）人: 北京龍芯中科技術服務中心有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 北京市隆安律師事務所 11323
• 代理人: 史霞

技術領域

本發明涉及超大規模集成電路(VLSI)設計驗證領域，特別是涉及一種在 微處理器指令級隨機驗證中加速取指的裝置和方法。

背景技術

在超大規模集成電路(Very?Large?Scale?Integrated?circuites，VLSI) 設計驗證領域，基于仿真的指令級隨機驗證是微處理器(CPU)驗證最主要的 驗證方法。根據統計，整個微處理器驗證過程中，超過四分之三的設計錯誤是 通過運行指令級隨機驗證向量發現的。

而指令級隨機驗證向量發現設計錯誤的效率與運行這些驗證向量所能觸 發的微處理器的狀態有很大關系。如果指令級隨機驗證向量能夠觸發所有的微 處理器內部狀態，理論上就能發現所有的設計錯誤。

在現有技術中，微處理器設計一般采用超標量、超流水線的設計。流水線 深度比較大是現有微處理器的一個重要特點。對微處理器中流水線設計的驗證 是微處理器驗證中一項復雜和困難的任務。

為了對流水線進行充分的驗證，需要指令級隨機驗證向量能夠產生流水線 的各種沖突、堵塞等情況。

基于仿真的指令級隨機驗證是微處理器驗證最主要的驗證方法，是在沒有 操作系統的基礎上，直接運行指令級隨機驗證向量。在馮·諾依曼體系結構的 計算機中，程序和數據都是存放在計算機內部的存儲器中，任何程序在被計算 機執行前，都要首先從存儲器中取出。計算機內部的存儲器一般包括置于微處 理器外部的內存和置于微處理器內部的高速緩存(Cache)。

一般來說，在基于仿真的微處理器指令級隨機驗證中，只需要把程序和數 據存放在計算機內存中，微處理器就會從內存中取數據和程序來執行，并在取 指令和數據的過程中自動將存放/替換到高速緩存中。

圖1描述了現有基于仿真的微處理器指令級隨機驗證方法中指令和數據在 內存中的存放。圖中的指令即微處理器驗證中隨機生成的指令，數據是這些指 令中存取指令要訪問的數據，每條指令及數據都有對應的虛頁號，對每一個虛 頁號分配一個物理頁號。頁表是虛頁號與物理頁號對應的一個表。對于指令級 的驗證向量，所要做的就是根據給定的頁表映射關系把指令和數據寫入到微處 理器運行環境的存儲器中。

在現有技術中，指令級隨機驗證向量中的指令和數據是寫入到微處理器運 行環境中的內存中的。

現有技術中的一種微處理器驗證中快速換頁的裝置，包括：控制模塊，用 于讀入驗證微處理器的指令和數據，以及指令和數據的虛頁號；為每個虛頁號 分配物理頁號，生成頁表；根據頁表將指令和數據寫入到內存模塊中；接收微 處理器輸出的缺頁例外信號；將虛頁號、物理頁號以及缺頁例外信號組合成符 合TLB格式的數據，隨機寫入被驗證的微處理器；被驗證的微處理器，用于從 內存模塊中取指令和數據執行，并將缺頁例外信號輸入到隨機指令控制模塊； 內存模塊，用于存儲驗證微處理器的指令和數據。

但微處理器在執行這些指令時，首先需要將指令和指令需要訪問的數據從 內存中取到微處理器內部，由于內存的工作頻率就遠低于微處理器的工作頻率 了，很可能前面一次取出的指令在微處理器內部已經執行完畢，后面一次取的 指令還沒有到微處理器內部。這樣造成的直接結果是：微處理器在執行完一些 指令后，常常需要等待一些時間才能再次執行新取進來的指令，這樣就導致了 微處理器內部的流水線不能完全流水，流水線的各種狀態就不能完全覆蓋到， 驗證也就不充分。

發明內容

本發明的目的在于提供一種在微處理器指令級隨機驗證中加速取指的裝 置和方法，其克服現有技術中的缺陷，使微處理器取指能夠快速返回，從而使 得微處理器內部的流水線能夠完全流水，驗證充分。

為實現本發明目的而提供的一種在微處理器指令級隨機驗證中加速取指 的裝置，包括：

包括微處理器，隨機指令控制模塊，內存模塊；

所述微處理器包括指令高速緩存模塊；

其中：

所述隨機指令控制模塊，用于讀入驗證微處理器的指令和數據信息，并生 成頁表；根據頁表將全部指令和數據寫入到內存模塊中；根據頁表和微處理器 中的指令高速緩存模塊的高速緩存行的大小判斷后，將內存模塊中至少一部分 指令寫入到微處理器內部的指令高速緩存模塊中；

所述內存模塊，用于存儲驗證微處理器的指令和數據；

所述指令高速緩存模塊，用于存儲至少一部分驗證微處理器的指令。