[發明專利]一種微處理器指令級隨機驗證中加速取指的裝置和方法

有效

• 申請號: 201010102570.3
• 申請日: 2010-01-27
• 公開（公告）號: CN101819608A
• 公開（公告）日: 2010-09-01
• 發明（設計）人: 王朋宇;陳云霽;沈海華;胡偉武
• 申請（專利權）人: 北京龍芯中科技術服務中心有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 北京市隆安律師事務所 11323
• 代理人: 史霞

1.一種在微處理器指令級隨機驗證中加速取指的裝置，包括微處理器，其特征在于，還包括隨機指令控制模塊，內存模塊；

所述微處理器包括指令高速緩存模塊；

其中：

所述隨機指令控制模塊，用于讀入驗證微處理器的指令和數據信息，并生成頁表；根據頁表將全部指令和數據寫入到內存模塊中；根據頁表和微處理器中的指令高速緩存模塊的高速緩存行的大小判斷后，將內存模塊中至少一部分指令寫入到微處理器內部的指令高速緩存模塊中；

所述內存模塊，用于存儲驗證微處理器的指令和數據；

所述指令高速緩存模塊，用于存儲至少一部分驗證微處理器的指令；所述微處理器，用于以指令高速緩存模塊優先、內存模塊次之的方法，從指令高速緩存模塊或者內存模塊中取指令，并從內存模塊中取數據后執行驗證；

所述根據頁表和微處理器中的指令高速緩存模塊的高速緩存行的大小判斷后，將內存模塊中至少一部分指令寫入到微處理器內部的指令高速緩存模塊中，包括下列步驟：

步驟D1，判斷處理過指令數n是否等于總的要處理的指令數；如果是，則執行步驟D5；否則執行步驟D2；

步驟D2，根據一個高速緩存行的大小，確定每次要處理的指令條數m；

步驟D3，對m條指令中的每條指令，根據頁表生成該指令的物理地址，利用物理地址生成該指令在高速緩存行中的標簽；

步驟D4，比較m條指令的標簽；如果所有m條指令的標簽相同，則將該m條指令寫入到一個高速緩存行，同時將標簽也寫入到該高速緩存行，并將處理過的指令數n加上m；否則，如果前m-1條指令的標簽相同，則將前m-1條指令寫入到一個高速緩存行，同時將前m-1條指令的標簽也寫入到該高速緩存行中，從第m條指令依次往前減一條指令，將剩下的指令的標簽進行循環比較，前多少條指令的標簽相同，就將前多少條指令寫入到同一個高速緩存行中，直到最后一條指令；?

步驟D5，指令寫入指令高速緩存模塊過程結束。

2.根據權利要求1所述的加速取指裝置，其特征在于，所述隨機指令控制模塊，包括存儲模塊，頁表生成模塊，第一指令和數據寫入控制模塊和第二指令寫入控制模塊，其中：

所述存儲模塊，用于存儲驗證微處理器的指令、數據，以及所述指令和數據的虛頁號；

所述頁表生成模塊，用于為存儲在存儲模塊中的虛頁號分配物理頁號，生成頁表；

所述第一指令和數據寫入控制模塊，用于根據頁表生成模塊生成的頁表，將指令和數據寫入到內存模塊中；

所述第二指令寫入控制模塊，用于根據頁表生成模塊生成的頁表，將內存模塊中至少一部分指令寫入到指令高速緩存模塊中。

3.根據權利要求2所述的加速取指裝置，其特征在于，所述驗證微處理器的指令和數據是按經頁表轉換后的物理地址存儲在內存模塊中的；所述指令是通過物理地址生成的標簽比較后寫入到微處理器內部的指令高速緩存模塊中的。

4.根據權利要求3所述的加速取指裝置，其特征在于，

所述微處理器內部指令高速緩存模塊中的高速緩存行中不僅存儲指令本身，還有指令對應的物理地址生成的標簽。

5.根據權利要求1所述的加速取指裝置，其特征在于，所述驗證微處理器的指令和數據信息包括：每條指令的可執行代碼、指令中訪存指令需要訪問的數據，以及所述指令和數據的虛頁號。