[發明專利]一種基于可編程器件的冗余容錯計算機數據同步電路

無效

• 申請號: 201010101997.1
• 申請日: 2010-01-27
• 公開（公告）號: CN101788941A
• 公開（公告）日: 2010-07-28
• 發明（設計）人: 朱紀洪;孫磊;王飛;張應洪
• 申請（專利權）人: 清華大學
• 主分類號: G06F11/16
• 分類號: G06F11/16
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種基于可編程器件的冗余容錯計算機數據同步電路，其特征在于：

包括同步狀態軟濾波電路，同步狀態寄存器電路，同步狀態同步等待電路，同步狀態表決輸出電路，同步狀態步記錄器電路等，當冗余容錯計算機數據同步后，每個計算機執行一步程序任務，需要通過同步狀態軟濾波電路向同步狀態寄存器寫入同步狀態，由同步狀態同步等待電路以及同步狀態表決輸出電路控制冗余容錯計算機的進程，同步狀態步記錄器電路主要完成每個計算機進程記錄。

2.根據權利要求1所述的同步狀態軟濾波電路，其特征在于：

冗余容錯計算機中，計算機I同步狀態信號，計算機II同步狀態信號，……計算機N同步狀態信號通過數據同步軟濾波電路將啟動過程中的尖峰和毛刺過濾，保證信號的真實性。

3.根據權利要求1所述的同步狀態寄存器電路，特征在于：

冗余容錯計算機中計算機I同步狀態信號，計算機II同步狀態信號，……計算機N同步狀態信號通過數據同步軟濾波電路的有效信號寫入同步狀態寄存器電路各自的狀態位。

4.根據權利要求1所述的同步狀態同步等待電路，其特征在于：

同步狀態同步等待電路檢測冗余容錯計算機中同步狀態寄存器電路計算機I，計算機II……計算機N是否寫入同步狀態，如果還沒有完全寫入會啟動同步狀態同步等待時間計數器，在規定的時間內等待未寫入復位狀態，超出等待時間則認為該復位狀態無效，啟動同步狀態表決輸出電路。

5.根據權利要求1所述的同步狀態表決輸出電路，其特征在于：

同步狀態表決輸出電路等待同步狀態同步等待電路請求信號就會對計算機I，計算機II……計算機N同步狀態進行表決，如果為N取M的同步表決時，則N個計算機中有M個計算機都有效時該系輸出數據同步有效信號，當N個計算機中有N-M個計算機無效時該系輸出數據同步無效信號。

6.根據權利要求1所述的同步狀態步記錄器電路，其特征在于：

冗余容錯計算機正常運行時冗余容錯計算機中計算機I同步狀態信號，計算機II同步狀態信號，……計算機N同步狀態信號輸入同步狀態步記錄器電路，同步狀態步記錄器電路主要完成每個計算機進程記錄。