[發(fā)明專利]實(shí)時水聲通信中基于DDS的多普勒補(bǔ)償裝置

有效

• 申請?zhí)枺?/td>: 201010101289.8
• 申請日: 2010-01-27
• 公開（公告）號: CN101777939A
• 公開（公告）日: 2010-07-14
• 發(fā)明（設(shè)計(jì)）人: 喬鋼;孫宗鑫;周峰;馬雪飛;蔣超華;曹倩;唐偉杰
• 申請（專利權(quán)）人: 哈爾濱工程大學(xué)
• 主分類號: H04B7/01
• 分類號: H04B7/01;H04B13/02;H04L27/26
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種實(shí)時水聲通信中基于DDS的多普勒補(bǔ)償裝置，其特征是其構(gòu)成為： 通信處理板前端模數(shù)轉(zhuǎn)換電路(4)，通過一組數(shù)據(jù)總線以并行接口方式和現(xiàn)場 可編程邏輯器件FPGA(2)的通用I/O口相連；信號處理芯片DSP(1)為處 理內(nèi)核芯片它通過片內(nèi)外設(shè)EMIFA接口的數(shù)據(jù)總線和FPGA(2)相連，EMIFA 接口的片選、讀寫控制線、部分地址線都和FPGA(2)的通用I/O相連；含有 用于互連網(wǎng)絡(luò)的通過DSP(1)的10/100Mb/s以太網(wǎng)控制外設(shè)實(shí)現(xiàn)的網(wǎng)絡(luò)接口 電路(5〕；頻率合成模塊(3)通過DDS(20)的一組數(shù)據(jù)總線以及讀寫控制 線和FPGA(2)的通用I/O口相連；

所述信號處理芯片DSP(1)的外部包括調(diào)試接口JTAG〔9〕、通過DSP〔1〕 的數(shù)據(jù)總線連接的外部動態(tài)存儲器SDRAM〔11〕、用于自引導(dǎo)啟動的通過DSP 〔1〕的數(shù)據(jù)總線連接的外部只讀存儲器〔10〕、用于與網(wǎng)絡(luò)傳輸模塊接口的接 口程序(12)；

通信處理板前端模數(shù)轉(zhuǎn)換電路(4)由四路高精度、低噪聲A/D(7)通過 并行數(shù)據(jù)線和四路鎖存器(8)互聯(lián)構(gòu)成，根據(jù)FPGA(2)輸出的每路采樣時 鐘信號，實(shí)現(xiàn)數(shù)據(jù)采集和鎖存，共用一組數(shù)據(jù)總線和FPGA(2)的通用I/O口 相連，F(xiàn)PGA(2)通過內(nèi)部控制邏輯分別讀取每路的數(shù)據(jù)；

所述頻率合成模塊(3)通過DDS(20)的一組數(shù)據(jù)總線以及讀寫控制線 和FPGA(2)的通用I/O口相連是指：由高性能的DSP(1)處理器完成測頻、 多普勒估計(jì)，DSP(1)通過EMIFA接口給出多普勒補(bǔ)償頻率控制字，寫入DDS (20)內(nèi)部寄存器，實(shí)現(xiàn)頻率合成；

DDS(20)通過自身頻率寄存器(14)和相位寄存器(13)改變尋址的步長來 改變輸出信號的頻率，由相位累加器(15)對相位增量進(jìn)行累加，累加器的值 作為查找正弦查找表(16)的地址，DDS(20)內(nèi)部的D/A數(shù)模轉(zhuǎn)換器(17) 輸出的階梯形波形，經(jīng)低通濾波器(18)成為質(zhì)量符合需要的模擬波形，輸出 的模擬頻率信號通過波形整形電路(19)，整形電路部分由數(shù)字比較器構(gòu)成，將 正弦波轉(zhuǎn)換成方波，最后將產(chǎn)生的時鐘信號送回FPGA(2)進(jìn)行分頻，輸出 A/D(7)所需的采樣頻率。