[發(fā)明專(zhuān)利]低相噪全PMOS考比茲晶體振蕩器放大器電路

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 201010101082.0
• 申請(qǐng)日: 2010-01-22
• 公開(kāi)（公告）號(hào): CN101789758A
• 公開(kāi)（公告）日: 2010-07-28
• 發(fā)明（設(shè)計(jì)）人: 何程明
• 申請(qǐng)（專(zhuān)利權(quán)）人: 蘇州銳調(diào)科技有限公司
• 主分類(lèi)號(hào): H03B5/36
• 分類(lèi)號(hào): H03B5/36;H03B5/02;H03B5/06
• 代理公司: 南京經(jīng)緯專(zhuān)利商標(biāo)代理有限公司 32200
• 代理人: 許方

技術(shù)領(lǐng)域

本發(fā)明涉及一種低相噪全PMOS考比茲晶體振蕩器放大器電路，屬于考比茲晶體振蕩器放大器電路的技術(shù)領(lǐng)域。

背景技術(shù)

通信，計(jì)算機(jī)，導(dǎo)航系統(tǒng)，家電，電子鐘表，都離不開(kāi)時(shí)鐘電路。不同應(yīng)用對(duì)于時(shí)鐘電路的精度要求不同，價(jià)格成本要求不同，因此要求電路的形式也不同。時(shí)鐘生成電路有RC遲豫振蕩器，環(huán)形振蕩器，電感電容串并聯(lián)諧振振蕩器。特殊材料例如石英晶體，可以等效高品質(zhì)電感電容串并聯(lián)諧振腔。石英晶體配合放大器電路可以構(gòu)成穩(wěn)定度很高的時(shí)鐘生成電路，一般叫晶體振蕩器，簡(jiǎn)稱(chēng)晶振。放大器電路含有噪聲，會(huì)對(duì)晶振生成的時(shí)鐘穩(wěn)定度造成影響，或者說(shuō)會(huì)使產(chǎn)生的時(shí)鐘周期造成抖動(dòng)，表現(xiàn)在頻率上，就是所謂的相位噪聲。相位噪聲作用很重要，例如，在無(wú)線通信接收機(jī)中，射頻信號(hào)被鎖相環(huán)生成的本振混頻到中頻乃至基帶，本振所含的相位噪聲就會(huì)降低接收到的中頻或基帶信號(hào)信噪比。

晶振應(yīng)用廣泛，通常鎖相環(huán)的參考時(shí)鐘就來(lái)自晶振，晶振放大器引入的相位噪聲是鎖相環(huán)生成的時(shí)鐘信號(hào)中相位噪聲的重要組成部分。降低晶振放大器的噪聲，就能有利于提高時(shí)鐘的穩(wěn)定度。

石英晶體本身不會(huì)振動(dòng)，必須依靠放大器電路來(lái)驅(qū)動(dòng)。放大器電路與晶體連接前，時(shí)鐘振幅為0。電路與晶體連接后，由于正反饋的作用和晶體高品質(zhì)的選頻特性，電路中開(kāi)始出現(xiàn)振蕩。放大器設(shè)計(jì)合理的正常情況下，振幅會(huì)逐步增加直至穩(wěn)定。振幅從0到90％穩(wěn)定振幅的過(guò)程一般稱(chēng)為起振。如果放大器設(shè)計(jì)不合理，驅(qū)動(dòng)能力太小，就會(huì)出現(xiàn)以下情況中的一種情況：1)晶體振蕩器不起振；2)晶體振蕩器起振，但是幅度較小，放大器貢獻(xiàn)的相位噪聲過(guò)大；3)晶體振蕩器起振，但是幅度很小，以至于后面的電路無(wú)法形成可利用的時(shí)鐘信號(hào)。

因此，設(shè)計(jì)晶體振蕩器放大器電路，首先要保證起振，然后要保證穩(wěn)定振幅達(dá)到設(shè)計(jì)要求，放大器電路噪聲導(dǎo)致的相位噪聲要滿足設(shè)計(jì)要求。

綜上所述，晶體振蕩器放大器電路需要1)核心放大器，其初始驅(qū)動(dòng)能力要達(dá)到起振條件；2)振幅檢測(cè)電路；3)振幅控制電路。這些電路連在一起，構(gòu)成一個(gè)負(fù)反饋系統(tǒng)。好的設(shè)計(jì)，該反饋系統(tǒng)不會(huì)振動(dòng)，穩(wěn)定振幅達(dá)到設(shè)計(jì)要求，放大器電路噪聲導(dǎo)致的相位噪聲要滿足設(shè)計(jì)要求。

現(xiàn)有放大器電路：有的功耗大，有的電路特別復(fù)雜，有的相位噪聲大，有的成本高。

發(fā)明內(nèi)容

技術(shù)問(wèn)題：本發(fā)明目的是針對(duì)背景技術(shù)中所述的現(xiàn)有技術(shù)中存在的缺陷提供一種低相噪全PMOS考比茲晶體振蕩器放大器電路。

技術(shù)方案：本發(fā)明為實(shí)現(xiàn)上述目的，采用如下技術(shù)方案：

本發(fā)明低相噪全PMOS考比茲晶體振蕩器放大器電路，包括振蕩器放大電路，其特征在于還包括起振偏置電路、振幅與峰值檢測(cè)電路、振幅比較電路和振幅控制電路，其中振幅控制電路串接振幅比較電路后接振蕩器放大電路的輸入端，振蕩器放大電路的輸出端串接振幅與峰值檢測(cè)電路后接振幅比較電路的輸入端，起振偏置電路的輸出端接振蕩器放大電路的輸入端，晶體分別接振蕩器放大電路、振幅控制電路與振幅與峰值檢測(cè)電路的輸入端。

有益效果：

本發(fā)明1)功耗小，振幅控制電路不需直流偏置，2)起振偏置電路簡(jiǎn)單，且保證晶振起振，3)相位噪聲小，4)振幅可通過(guò)改變電流或電阻來(lái)調(diào)整，5)負(fù)反饋系統(tǒng)簡(jiǎn)單且穩(wěn)定有效。

附圖說(shuō)明

圖1：本發(fā)明原理框圖。

圖2：本發(fā)明電路原理圖。

具體實(shí)施方式

下面結(jié)合附圖對(duì)發(fā)明的技術(shù)方案進(jìn)行詳細(xì)說(shuō)明：

如圖1所示，本發(fā)明低相噪全PMOS考比茲晶體振蕩器放大器電路，由保證起振的優(yōu)化起振偏置電路和無(wú)功耗的穩(wěn)定有效的振幅控制電路以及振蕩器放大電路、振幅與峰值檢測(cè)電路和振幅比較電路構(gòu)成，其中振幅控制電路串接振幅比較電路后接振蕩器放大電路的輸入端，振蕩器放大電路的輸出端串接振幅與峰值檢測(cè)電路后接振幅比較電路的輸入端，起振偏置電路的輸出端接振蕩器放大電路的輸入端，晶體分別接振蕩器放大電路、振幅控制電路與振幅與峰值檢測(cè)電路的輸入端。

如圖2所示，所述振蕩器放大電路由第三、第四電容C3、C4以及第一、第二MOS管M1、M2構(gòu)成，其中第三電容C3的一端分別接晶體的一端、第一MOS管M1的柵極和振幅與峰值檢測(cè)電路的輸入端，第三電容C3的另一端分別接第四電容C4的一端、第一MOS管M1的漏極和第二MOS管M2的源極，第四電容C4的另一端分別與晶體的另一端、第一MOS管M1的源極連接接地，第二MOS管M2的漏極接直流電源vdd，第二MOS管M2的柵極分別與起振偏置電路和振幅比較電路的輸出端連接。