[發明專利]對數放大器

有效

• 申請號: 201010034479.2
• 申請日: 2010-01-21
• 公開（公告）號: CN101777876A
• 公開（公告）日: 2010-07-14
• 發明（設計）人: 趙博;楊華中
• 申請（專利權）人: 清華大學
• 主分類號: H03F1/02
• 分類號: H03F1/02;H03F3/00
• 代理公司: 北京路浩知識產權代理有限公司 11002
• 代理人: 胡小永

技術領域

本發明涉及放大器技術領域，特別涉及一種對數放大器。

背景技術

對數放大器，一般由多級放大器和多級整流器組成，比普通放大 器具有更寬的動態范圍，能檢測較寬輸入范圍的信號，且特別適合對 調頻信號進行非線性放大。上述優點使得對數放大器得到廣泛應用， 比如在通信系統中，通信節點往往用對數放大器來放大信號和檢測信 道的空閑程度。

功耗和抗偏差能力是對數放大器的兩項重要技術指標之一，現有 技術一中，通過采用折疊結構的減法器和放大器來降低對數放大器的 功耗，但整流器的功耗較大，且隨工藝、供電電壓和溫度(Process， Voltage?and?Temperature，以下簡稱PVT)的變化偏差很大。

現有技術二中，設計了一種自偏置的恒跨導開環放大器和一種整 流器來提高抗PVT偏差能力。但對數放大器的功耗比較大，而且抗 PVT偏差的效果并不好。

現有技術三中，對數放大器的對數輸出端和反饋電路均采用一階 無源簡單結構的低通濾波器。但是采用分立元件作濾波器會嚴重降低 芯片的集成度，如果在片內集成這樣的濾波器，在CMOS工藝下， 電阻和電容都會隨PVT的變化出現很大的偏差，導致濾波器的帶寬 出現偏差。對于反饋回路，濾波器帶寬的偏差會使得直流偏移無法有 效消除，或會造成反饋環路的不穩定；對于對數輸出端的低通濾波器， 帶寬的偏差會影響輸出信號紋波特性和響應時間。

發明內容

(一)要解決的技術問題

本發明要解決的技術問題是提供一種對數放大器，以解決現有對 數放大器功耗大，抗PVT偏差能力低等缺陷。

(二)技術方案

為此，本發明提供的一種對數放大器，包括：

一個折疊結構的減法器，所述減法器的第一差分輸入端與所述對 數放大器的差分輸入端相連接；

N個折疊結構的放大器，N大于等于1，第一折疊結構的放大器的 差分輸入端與所述減法器的差分輸出端相連接，第N折疊結構的放大 器的差分輸入端與第N-1折疊結構的放大器的差分輸出端相連接，第 N折疊結構的放大器的差分輸出端與所述對數放大器的差分輸出端 相連接；所述減法器的第一偏置電壓輸入端、各個所述折疊結構的放 大器的第一偏置電壓輸入端與所述對數放大器的第一偏置電壓輸入 端相連接，所述減法器的第二偏置電壓輸入端、各個所述折疊結構的 放大器的第二偏置電壓輸入端與所述對數放大器的第二偏置電壓輸 入端相連接；

N+2個電流減法器結構的整流器，第一整流器的差分輸入端與所 述對數放大器的差分輸入端相連接，第二整流器的差分輸入端與所述 減法器的差分輸出端相連接，第三整流器的差分輸入端與所述第一折 疊結構的放大器的差分輸出端相連接，第N+2整流器的差分輸入端與 所述第N折疊結構的放大器的差分輸出端相連接；各個所述整流器的 第一偏置電壓輸入端與所述對數放大器的第三偏置電壓輸入端相連 接，各個所述整流器的第二偏置電壓輸入端與所述對數放大器的第四 偏置電壓輸入端相連接，各個所述整流器的輸出端與所述對數放大器 的對數輸出端相連接；

第一可變電容陣列，連接所述對數放大器的對數輸出端和電源；

第二可變電容陣列，所述第二可變電容陣列的兩端與所述減法器 的第二差分輸入端相連接，所述第二可變電容陣列的控制字輸入端與 所述第一可變電容陣列的控制字輸入端相連接后，連接到所述對數放 大器的控制字輸入端；

第一電阻陣列，連接所述對數放大器的對數輸出端和電源；

第二電阻陣列，連接所述減法器的第二差分輸入端的同相輸入端 和所述第N折疊結構的放大器的差分輸出端的同相輸出端；

第三電阻陣列，連接所述減法器的第二差分輸入端的反相輸入端 和所述第N折疊結構的放大器的差分輸出端的反相輸出端。

還包括：

時間常數校正電路，所述時間常數校正電路的控制字輸出端與所 述第一電容陣列的控制字輸入端和第二電容陣列的控制字輸入端相 連接。

在上述技術方案中，各個所述可變電容陣列均包括：