[發(fā)明專利]半導(dǎo)體器件及其制造方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201010003437.2
• 申請(qǐng)日: 2010-01-15
• 公開(kāi)（公告）號(hào): CN101996950A
• 公開(kāi)（公告）日: 2011-03-30
• 發(fā)明（設(shè)計(jì)）人: 金度亨;曹永萬(wàn)
• 申請(qǐng)（專利權(quán)）人: 海力士半導(dǎo)體有限公司
• 主分類號(hào): H01L21/8242
• 分類號(hào): H01L21/8242;H01L21/768;H01L27/108;H01L23/52
• 代理公司: 北京天昊聯(lián)合知識(shí)產(chǎn)權(quán)代理有限公司 11112
• 代理人: 顧紅霞;何勝勇

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體器件及其制造方法；更具體地說(shuō)，本發(fā)明涉及包括埋入式柵極(buried?gate)、存儲(chǔ)節(jié)點(diǎn)和位線的半導(dǎo)體器件以及制造該半導(dǎo)體器件的方法。

背景技術(shù)

在半導(dǎo)體存儲(chǔ)器件中，DRAM具有多個(gè)單位單元(cell，又稱為晶胞)，每個(gè)單位單元都由電容器和晶體管構(gòu)成。在電容器和晶體管之中，電容器用于暫時(shí)存儲(chǔ)數(shù)據(jù)，晶體管用于利用具有可變導(dǎo)電率的半導(dǎo)體特性，響應(yīng)于控制信號(hào)(字線)在位線和電容器之間傳送數(shù)據(jù)。晶體管具有柵極、源極和漏極。根據(jù)施加到柵極上的控制信號(hào)，允許帶電粒子在源極與漏極之間移動(dòng)。帶電粒子在源極與漏極之間的移動(dòng)通過(guò)柵極所限定的溝道區(qū)來(lái)實(shí)現(xiàn)。

根據(jù)在半導(dǎo)體基板上制造傳統(tǒng)晶體管的方法，先在半導(dǎo)體基板上形成柵極，并將雜質(zhì)摻雜到柵極的兩側(cè)，以形成源極和漏極。柵極下方的位于源極與漏極之間的區(qū)域成為晶體管的溝道區(qū)。具有該水平溝道區(qū)的晶體管占據(jù)半導(dǎo)體基板的一定面積。高密度半導(dǎo)體存儲(chǔ)器件具有形成于內(nèi)部的大量晶體管，因此難以減小半導(dǎo)體存儲(chǔ)器件的尺寸(或芯片尺寸)。

減小芯片尺寸允許每個(gè)晶片能夠產(chǎn)出更多的半導(dǎo)體存儲(chǔ)芯片，從而改善成品率。實(shí)際上，已經(jīng)利用了多種不同的技術(shù)來(lái)減小芯片尺寸。一種技術(shù)是使用凹式柵極(recess?gate)來(lái)代替具有水平溝道區(qū)的傳統(tǒng)平面柵極，在該技術(shù)中，在基板上形成凹陷部(recess)，接著在該凹陷部中形成柵極，以獲得沿著凹陷部的彎曲表面的溝道區(qū)。另一種技術(shù)是利用埋入式柵極，該埋入式柵極通過(guò)將整個(gè)柵極埋入到凹陷部中來(lái)形成。

在這種埋入式柵極結(jié)構(gòu)中，已經(jīng)使用隔離柵極以線型的形式形成位線觸點(diǎn)和存儲(chǔ)節(jié)點(diǎn)觸點(diǎn)。然而，在此情況下，單元區(qū)域可能會(huì)變成大于隔離柵極結(jié)構(gòu)，并且可能會(huì)經(jīng)歷與現(xiàn)有的溝槽型器件隔離膜相比更大的漏電流。

此外，使用該溝槽型器件隔離膜的埋入式柵極結(jié)構(gòu)具有如下缺點(diǎn)：在將位線觸點(diǎn)圖案化期間，通常需要借助干式蝕刻法將觸點(diǎn)孔圖案化為孔。如果臨界尺寸(CD)在尺寸上變小，則可能不能在掩模上限定觸點(diǎn)孔圖案。此外，當(dāng)需要在后續(xù)的蝕刻工序期間在有源區(qū)中蝕刻出觸點(diǎn)孔時(shí)，有源區(qū)可能不敞開(kāi)。增大CD來(lái)避免該問(wèn)題則可能會(huì)造成存儲(chǔ)節(jié)點(diǎn)的短路問(wèn)題。

此外，存在其它問(wèn)題：例如，在位線形成后存儲(chǔ)節(jié)點(diǎn)觸點(diǎn)必須形成為自對(duì)準(zhǔn)觸點(diǎn)(SAC)，并且有源區(qū)與觸點(diǎn)之間的接觸面積減小會(huì)增加接觸電阻。

發(fā)明內(nèi)容

本發(fā)明的實(shí)施例旨在提供一種半導(dǎo)體器件及其制造方法，其中使存儲(chǔ)節(jié)點(diǎn)觸點(diǎn)孔足夠大，以便于蝕刻小CD的存儲(chǔ)節(jié)點(diǎn)觸點(diǎn)孔。此外，連接插塞形成為具有比插塞電阻小的電阻，并且在形成位線時(shí)執(zhí)行SAC工序。

在一個(gè)實(shí)施例中，一種制造半導(dǎo)體器件的方法包括：形成用于在半導(dǎo)體基板中限定多個(gè)有源區(qū)的器件隔離膜；在所述半導(dǎo)體基板中形成多根埋入式字線；形成用于使兩個(gè)相鄰有源區(qū)的存儲(chǔ)節(jié)點(diǎn)觸點(diǎn)區(qū)域露出的存儲(chǔ)節(jié)點(diǎn)觸點(diǎn)孔；用存儲(chǔ)節(jié)點(diǎn)觸點(diǎn)插塞材料填充所述存儲(chǔ)節(jié)點(diǎn)觸點(diǎn)孔；形成用于使所述有源區(qū)的位線觸點(diǎn)區(qū)域露出并且將所述存儲(chǔ)節(jié)點(diǎn)觸點(diǎn)插塞材料分為兩個(gè)部分的位線溝槽；以及在所述位線溝槽內(nèi)形成位線。通過(guò)使存儲(chǔ)節(jié)點(diǎn)觸點(diǎn)孔制成為大的，可以解決在蝕刻小CD的存儲(chǔ)節(jié)點(diǎn)觸點(diǎn)孔期間所產(chǎn)生的任何問(wèn)題，并且在位線形成期間已不再需要SAC工序。

所述制造半導(dǎo)體器件的方法還包括：在所述有源區(qū)的位線觸點(diǎn)區(qū)域和存儲(chǔ)節(jié)點(diǎn)觸點(diǎn)區(qū)域上形成連接插塞。

所述連接插塞的形成步驟優(yōu)選地包括：在形成所述字線之前，在所述有源區(qū)的表面上形成硬掩模氧化物和硬掩模層；在形成所述字線之后，從所述有源區(qū)的表面上移除所述硬掩模層和所述硬掩模氧化物；在所述有源區(qū)的已經(jīng)移除了所述硬掩模層的空間中形成連接插塞；以及將離子注入到所述連接插塞中。

所述存儲(chǔ)節(jié)點(diǎn)觸點(diǎn)孔的形成步驟優(yōu)選地包括：在包括所述連接插塞和所述字線在內(nèi)的半導(dǎo)體基板上形成層間電介質(zhì)；以及利用所述連接插塞作為蝕刻停止層來(lái)蝕刻所述層間電介質(zhì)。

所述方法還包括：在所述有源區(qū)的位線觸點(diǎn)區(qū)域和存儲(chǔ)節(jié)點(diǎn)觸點(diǎn)區(qū)域中形成選擇性外延生長(zhǎng)(SEG)層，以便于借助SEG層來(lái)增加有源區(qū)的接面區(qū)域(源極/漏極)的高度，以降低插塞電阻并降低GIDL(柵極引發(fā)的漏極漏電流)。

所述埋入式字線的形成步驟包括：在所述半導(dǎo)體基板中形成溝槽；利用柵極導(dǎo)電層來(lái)填充所述溝槽；以及在所述溝槽內(nèi)的柵極導(dǎo)電層上形成覆蓋層。以這樣的方式，在所述半導(dǎo)體基板的表面之下的部分中形成埋入式字線。

所述方法優(yōu)選地還包括：在形成所述位線溝槽之后，在所述位線溝槽的側(cè)壁上形成氮化物間隔物。