[發明專利]數據輸入/輸出電路和具有該電路的半導體存儲裝置

無效

• 申請號: 201010001021.7
• 申請日: 2010-01-19
• 公開（公告）號: CN102054522A
• 公開（公告）日: 2011-05-11
• 發明（設計）人: 金載鎰;李鍾天
• 申請（專利權）人: 海力士半導體有限公司
• 主分類號: G11C7/10
• 分類號: G11C7/10;G11C11/21
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 郭放;黃啟行

相關申請的交叉引用

根據35U.S.C.§119(a)，本申請要求于2009年10月30日向韓國知識產權局提交的韓國申請No.10-2009-0104471的優先權，其全部內容通過引用合并在本文中，如同全部列出。

技術領域

本發明的各種實施例總的來說涉及半導體存儲裝置，具體地說涉及半導體存儲裝置的數據輸入/輸出。

背景技術

半導體存儲裝置通過執行寫入操作和讀出操作來輸入和輸出數據。讀出操作指的是這樣的操作：將存儲在存儲器組中的數據傳輸到全局輸入/輸出線上，并將所傳輸的數據通過數據焊盤向外輸出。寫入操作指的是這樣的操作：將通過數據焊盤輸入的數據傳輸到全局輸入/輸出線上，并將傳輸到全局輸入/輸出線的數據存儲在存儲器組中。這樣，通過全局輸入/輸出線執行外部設備與半導體存儲裝置之間的數據輸入/輸出。

圖1是典型的半導體存儲裝置的結構的示意圖。參考圖1，半導體存儲裝置1包括兩個芯片。半導體存儲裝置1可以通過第一芯片和第二芯片來執行輸入/輸出操作。半導體存儲裝置1可具有兩倍于由一個芯片構成的半導體存儲裝置的存儲容量。半導體存儲裝置1使用芯片選擇命令信號來控制第一和第二芯片的操作。第一芯片通常被稱為第一列(rank)Rank0，而第二芯片被稱為第二列Rank1。響應于芯片選擇命令信號，半導體存儲裝置1確定是通過第一列Rank0還是通過第二列Rank1來執行數據輸入/輸出操作。

在圖1中，典型的半導體存儲裝置1由第一列Rank0和第二列Rank1構成，第一列Rank0包括第一輸入/輸出驅動器10、第一全局輸入/輸出線GIO1、第一數據輸入/輸出部分30以及第一數據焊盤DQ0，第二列Rank1包括第二輸入/輸出驅動器20、第二全局輸入/輸出線GIO2、第二數據輸入/輸出部分40以及第二數據焊盤DQ1。第一數據焊盤DQ1和第二數據焊盤DQ2相互連接使得第一列Rank0和第二列Rank1可以構成一個半導體存儲裝置1。在第一列Rank0中，存儲在第一列Rank0的存儲器組中的數據經由第一輸入/輸出驅動器10而被放大并經由第一全局輸入/輸出線GIO1而被傳輸。經第一全局輸入/輸出線GIO1傳輸的數據經第一數據輸入/輸出部分30以及第一數據焊盤DQ0而被輸出。另外，從外部設備輸入的數據由第一數據輸入/輸出部分30放大并經第一全局輸入/輸出線GIO1而被傳輸，而經第一全局輸入/輸出線GIO1傳輸的數據經第一輸入/輸出驅動器10存儲在存儲器組中。

類似地，在第二列Rank1中，存儲在第二列Rank1的存儲器組中的數據經第二輸入/輸出驅動器20而被放大并經第二全局輸入/輸出線GIO2而被傳輸，經第二全局輸入/輸出線GIO2傳輸的數據經第二數據輸入/輸出部分40以及第二數據焊盤DQ1而被輸出。另外，從外部設備輸入的數據由第二數據輸入/輸出部分40放大并經第二全局輸入/輸出線GIO2而被傳輸，而經第二全局輸入/輸出線GIO2傳輸的數據經第二輸入/輸出驅動器20存儲在存儲器組中。

第一輸入/輸出驅動器10和第二輸入/輸出驅動器20分別包括寫入驅動器11、21以及讀出檢測放大器12、22。寫入驅動器11、21參與寫入操作即數據輸入，而讀出檢測放大器12、22參與讀出操作即數據輸出。

第一輸入/輸出部分30和第二輸入/輸出部分40分別包括數據緩沖器31和41、數據對齊單元32和42、寫入檢測放大器33和43、管道鎖存單元34和44、數據觸發單元35和45、以及讀出驅動器36和46。數據緩沖器31和41、數據對齊單元32和42、以及寫入檢測放大器33和43參與寫入操作，而管道鎖存單元34和44、數據觸發單元35和45、以及讀出驅動器36和46參與讀出操作。在第一列Rank0中，經數據焊盤DQ0輸入的數據由數據緩沖器31放大，放大的數據由數據對齊單元32對齊，對齊的數據由寫入檢測放大器33放大，而放大的數據被傳輸至第一全局輸入/輸出線GIO1。管道鎖存單元34存儲經第一全局輸入/輸出線GIO1傳輸的數據，而數據觸發單元35與時鐘信號同步地輸出所存儲的數據。輸出的數據由讀出驅動器36放大，放大的數據被傳輸至數據焊盤DQ0。第二列Rank1的第二數據輸入/輸出部分40可以與第一列Rank0相同的方式工作。