[發(fā)明專利]數(shù)據(jù)輸入/輸出電路和具有該電路的半導(dǎo)體存儲裝置

無效

• 申請?zhí)枺?/td>: 201010001021.7
• 申請日: 2010-01-19
• 公開（公告）號: CN102054522A
• 公開（公告）日: 2011-05-11
• 發(fā)明（設(shè)計）人: 金載鎰;李鍾天
• 申請（專利權(quán)）人: 海力士半導(dǎo)體有限公司
• 主分類號: G11C7/10
• 分類號: G11C7/10;G11C11/21
• 代理公司: 北京弘權(quán)知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11363
• 代理人: 郭放;黃啟行

1.一種數(shù)據(jù)輸入/輸出電路，包括：

列選擇部分，被配置為響應(yīng)于芯片選擇信號，選擇性地連接到第一列和第二列中的一個，并向所連接的列輸出數(shù)據(jù)或從所連接的列接收數(shù)據(jù)；以及

數(shù)據(jù)輸入/輸出部分，被配置為在讀出操作期間，將從所述列選擇部分傳輸來的數(shù)據(jù)經(jīng)數(shù)據(jù)焊盤輸出至外部設(shè)備，并在寫入操作期間將輸入至所述數(shù)據(jù)焊盤的數(shù)據(jù)輸出至所述列選擇部分。

2.如權(quán)利要求1所述的數(shù)據(jù)輸入/輸出電路，其中，所述列選擇部分在所述芯片選擇信號選擇第一列時輸出從第一列傳輸來的數(shù)據(jù)，在所述芯片選擇信號選擇第二列時輸出從第二列傳輸來的數(shù)據(jù)。

3.如權(quán)利要求1所述的數(shù)據(jù)輸入/輸出電路，其中，所述列選擇部分在所述芯片選擇信號選擇第一列時將所述數(shù)據(jù)輸入/輸出部分的輸出傳輸至第一列，在所述芯片選擇信號選擇第二列時將所述數(shù)據(jù)輸入/輸出部分的輸出傳輸至第二列。

4.如權(quán)利要求1所述的數(shù)據(jù)輸入/輸出電路，其中，第一列經(jīng)第一數(shù)據(jù)輸入/輸出線被連接至所述列選擇部分，第二列經(jīng)第二數(shù)據(jù)輸入/輸出線被連接至所述列選擇部分。

5.如權(quán)利要求1所述的數(shù)據(jù)輸入/輸出電路，其中，所述芯片選擇信號包括通過對從所述外部設(shè)備輸入的命令信號進(jìn)行緩沖而產(chǎn)生的信號。

6.一種半導(dǎo)體存儲裝置，包括：

連接至第一列的第一數(shù)據(jù)輸入/輸出線；

連接至第二列的第二數(shù)據(jù)輸入/輸出線；以及

共享數(shù)據(jù)輸入/輸出部分，被配置為在讀出操作期間，響應(yīng)于芯片選擇信號，將從第一數(shù)據(jù)輸入/輸出線和第二數(shù)據(jù)輸入/輸出線中的一個傳輸來的數(shù)據(jù)經(jīng)數(shù)據(jù)焊盤輸出，和在寫入操作期間，響應(yīng)于所述芯片選擇信號，將經(jīng)所述數(shù)據(jù)焊盤輸入的數(shù)據(jù)傳輸至第一數(shù)據(jù)輸入/輸出線和第二數(shù)據(jù)輸入/輸出線中的一個。

7.如權(quán)利要求6所述的半導(dǎo)體存儲裝置，其中，所述共享數(shù)據(jù)輸入/輸出部分包括：

列選擇單元，被配置為響應(yīng)于所述芯片選擇信號來選擇第一數(shù)據(jù)輸入/輸出線和第二數(shù)據(jù)輸入/輸出線中的一個；以及

數(shù)據(jù)輸入/輸出單元，被配置為在讀出操作期間接收所述列選擇單元的輸出，并將所接收的數(shù)據(jù)經(jīng)所述數(shù)據(jù)焊盤輸出，在寫入操作期間將經(jīng)所述數(shù)據(jù)焊盤輸入的數(shù)據(jù)輸出至所述列選擇單元。

8.如權(quán)利要求7所述的半導(dǎo)體存儲裝置，其中，所述列選擇單元在所述芯片選擇信號選擇第一列時輸出從第一數(shù)據(jù)輸入/輸出線傳輸來的數(shù)據(jù)，和在所述芯片選擇信號選擇第二列時輸出從第二數(shù)據(jù)輸入/輸出線傳輸來的數(shù)據(jù)。

9.如權(quán)利要求7所述的半導(dǎo)體存儲裝置，其中，所述列選擇單元在所述芯片選擇信號選擇第一列時將數(shù)據(jù)輸入/輸出單元的輸出傳輸至第一數(shù)據(jù)輸入/輸出線，和在所述芯片選擇信號選擇第二列時將數(shù)據(jù)輸入/輸出單元的輸出傳輸至第二數(shù)據(jù)輸入/輸出線。

10.如權(quán)利要求6所述的半導(dǎo)體存儲裝置，其中，所述芯片選擇信號包括通過對從外部設(shè)備輸入的命令信號進(jìn)行緩沖而產(chǎn)生的信號。

11.一種半導(dǎo)體存儲裝置，包括：

連接至第一列的第一數(shù)據(jù)輸入/出線；

連接至第二列的第二數(shù)據(jù)輸入/輸出線；

讀出選擇部件，被配置為在讀出操作期間被激活，并且響應(yīng)于芯片選擇信號被連接至第一數(shù)據(jù)輸入/輸出線和第二數(shù)據(jù)輸入/輸出線中的一個；

數(shù)據(jù)輸出部件，被配置為將從所述讀出選擇部件輸出的數(shù)據(jù)經(jīng)數(shù)據(jù)焊盤輸出；

寫入選擇部件，被配置為在寫入操作期間被激活，并且響應(yīng)于所述芯片選擇信號被連接至第一數(shù)據(jù)輸入/輸出線和第二數(shù)據(jù)輸入/輸出線中的一個；以及

數(shù)據(jù)輸入部件，被配置為將經(jīng)所述數(shù)據(jù)焊盤輸入的數(shù)據(jù)輸出至所述寫入選擇部件。

12.如權(quán)利要求11所述的半導(dǎo)體存儲裝置，其中，所述讀出選擇部件在所述芯片選擇信號選擇第一列時被連接至第一數(shù)據(jù)輸入/輸出線，在所述芯片選擇信號選擇第二列時被連接至第二數(shù)據(jù)輸入/輸出線。

13.如權(quán)利要求11所述的半導(dǎo)體存儲裝置，其中，所述寫入選擇部件在所述芯片選擇信號選擇第一列時被連接至第一數(shù)據(jù)輸入/輸出線，在所述芯片選擇信號選擇第二列時被連接至第二數(shù)據(jù)輸入/輸出線。

14.如權(quán)利要求11所述的半導(dǎo)體存儲裝置，其中，所述芯片選擇信號包括通過對從外部設(shè)備輸入的命令信號進(jìn)行緩沖而產(chǎn)生的信號。