[發明專利]功率用半導體裝置及其制造方法

有效

• 申請號: 200980160038.2
• 申請日: 2009-07-15
• 公開（公告）號: CN102473723A
• 公開（公告）日: 2012-05-23
• 發明（設計）人: 渡邊昭裕;中田修平;三浦成久
• 申請（專利權）人: 三菱電機株式會社
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336;H01L27/04;H01L29/12
• 代理公司: 中國國際貿易促進委員會專利商標事務所 11038
• 代理人: 許海蘭

技術領域

本發明涉及一種碳化硅功率用半導體裝置等的功率用半導體裝置(power?semiconductor?device)。

背景技術

專利文獻1所記載的功率用縱向型(vertical)金屬-氧化膜-半導體場效應型晶體管(Metal?Oxide?Semiconductor?Field?Effect?Transistor：MOSFET)等的功率用半導體裝置如該文獻的圖1以及圖2所示那樣，在MOSFET的單元區域的周邊部、即與柵極焊盤部相鄰的區域配置有一列二極管。這種二極管的每一個在MOSFET從導通狀態向截止狀態進行轉換(switching)時，吸收從該文獻的圖2所示的阱(well)以及P基極向漏極側的N型半導體層內在正向偏置時注入的空穴。因此，該文獻的上述的結構在MOSFET從正向偏置切換到反向偏置時，能夠防止該文獻的圖3所示的寄生晶體管導通，能夠防止大電流集中所致的元件的破壞。

這里，在該文獻的上述結構中，如該圖2所示那樣，作為MOSFET的阱的P基極經由背柵(back?gate)而電連接到源電極。

另外，已知如下方法：不使功率用半導體裝置的面積大的P型擴散區域電連接到柵極、源極中的任一個，由此抑制絕緣破壞(例如，專利文獻2)。

專利文獻1：日本特開平5-198816號公報(圖1～圖3)

專利文獻2：日本特開平4-363068號公報(圖1)

發明內容

以下根據專利文獻1的圖2來說明本發明應解決的問題點。

在將專利文獻1所記載的功率用半導體裝置的MOSFET從導通狀態轉換到截止狀態時，MOSFET的漏極電壓、即漏電極的電壓急劇上升，根據情況有時會達到幾百V程度。于是，經由在P阱與N-漏極層之間存在的寄生電容，位移電流流入P阱內。只要是P阱或者與P阱同樣地是P型的區域設置在N-漏極層中的地方，則不僅在MOSFET的阱中產生該位移電流，而且在二極管中也產生該位移電流。

關于這樣產生的位移電流，在漏電極側產生的位移電流原樣地流過漏電極，但是在源電極側產生的位移電流經由p阱或者P型的區域而流至源電極。此時，產生與阱或者P型的區域的電阻值和所流過的位移電流的值的乘積相當的電壓，但是在阱或者P型的區域的電阻值大的情況下，所產生的電壓的值變大。

在使用碳化硅來構成功率用半導體裝置的情況下，有時無法充分降低p阱的電阻，另外，有時連接于該p阱的電極與p阱的接觸電阻的值變大，由此所產生的電壓變大。

特別是在功率用半導體裝置的柵極焊盤下部的p阱等p阱的面積大的情況下，產生直至源電極為止的電阻變大的地方，在漏極電壓V相對于時間t的變動即dV/dt大的情況下，所產生的電壓進一步變大。

在如專利文獻1所示那樣的功率用半導體裝置的情況下，源電極與場板(field?plate)被電連接，因此在例如圖2(C)所示的截面中，向柵極焊盤下的p阱內流入的位移電流在柵極焊盤下的p阱內從MOSFET單元方向流向與場板連接的接觸孔，并經由場板流入源電極。

其結果，如專利文獻1的圖2(C)所示那樣，如果在柵極焊盤下的p阱中在從接觸孔離開的地方經由柵極絕緣膜設置有柵電極，則在MOSFET單元從導通狀態剛剛切換到截止狀態之后，成為接近0V的電壓的柵電極與從接觸孔離開的地方的柵極焊盤下的p阱之間的柵極絕緣膜被施以大的電場，有時柵極絕緣膜的絕緣被破壞。

本發明是為了解決這種問題而作出的，其目的在于提供一種具備高速地進行轉換的MOSFET的功率用半導體裝置，能夠抑制轉換時的柵電極與源電極之間的絕緣破壞的發生。

本發明的功率用半導體裝置具備：第1導電型的半導體襯底；第1導電型的漂移層，形成于所述半導體襯底的第1主面；第2導電型的第1阱區域，形成于所述漂移層的表層的一部分；從上面看到的面積比所述第1阱區域小的第2導電型的第2阱區域，該第2阱區域與所述第1阱區域離開間隔地設置于所述漂移層的表層的一部分；第1導電型的低電阻區域，形成于所述第1阱區域的表層；柵極絕緣膜，接觸在所述第1阱區域以及所述低電阻區域的表面上而形成；以及柵電極，接觸在所述柵極絕緣膜的表面上而形成。

根據本發明的功率用半導體裝置，在高速驅動功率用半導體裝置的情況下也能夠防止向柵極絕緣膜施加強度大的電場，抑制柵極絕緣膜的絕緣被破壞，能夠實現更高速的轉換動作。

附圖說明

圖1是示意性地示出本發明的實施方式1中的功率用半導體裝置的平面圖。