[發明專利]半導體存儲裝置

無效

• 申請號: 200980145701.1
• 申請日: 2009-02-23
• 公開（公告）號: CN102216996A
• 公開（公告）日: 2011-10-12
• 發明（設計）人: 飯田真久
• 申請（專利權）人: 松下電器產業株式會社
• 主分類號: G11C11/407
• 分類號: G11C11/407
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 汪惠民

1.一種半導體存儲裝置，其具備根據多個字線選擇地址信號而被選擇的字線驅動器，其中，

關于所述字線驅動器，置位電平是第1電壓，復位電平是第2電壓，只在字線的非選擇時在內部形成鎖存器，并使用所述鎖存器來將所述字線的電壓保持在所述復位電平。

2.根據權利要求1所述的半導體存儲裝置，其特征在于，

所述第2電壓低于接地電壓。

3.根據權利要求1所述的半導體存儲裝置，其特征在于，

所述第1電壓高于作為位線的最大電壓的第3電壓。

4.根據權利要求1所述的半導體存儲裝置，其特征在于，

所述多個字線選擇地址信號的一部分，成為在電源啟動時的一定期間所有的字線被復位的邏輯。

5.根據權利要求1所述的半導體存儲裝置，其特征在于，

所述字線驅動器具有將所述字線下拉至所述第2電壓的晶體管，

所述下拉晶體管的閾值電壓高于構成所述字線驅動器的其他晶體管的閾值電壓。

6.根據權利要求1所述的半導體存儲裝置，其特征在于，

所述字線驅動器具有將所述字線下拉至所述第2電壓的晶體管，

所述下拉晶體管由相互串聯連接的多個晶體管構成。

7.根據權利要求1所述的半導體存儲裝置，其特征在于，

所述字線驅動器具有第1及第2PMOS晶體管、和第1NMOS晶體管，

所述第1PMOS晶體管的漏極、第1NMOS晶體管的漏極、和所述第2PMOS晶體管的柵極連接于所述字線，

所述第1PMOS晶體管的柵極、所述第1NMOS晶體管的柵極、和所述第2PMOS晶體管的漏極公共地連接，

所述第1PMOS晶體管的源極連接于所述字線的置位電平的電壓提供源，所述第2PMOS晶體管的源極連接于所述第1電壓，所述第1NMOS晶體管的源極連接于所述第2電壓。

8.根據權利要求7所述的半導體存儲裝置，其特征在于，

所述字線驅動器還具有第2NMOS晶體管，

對所述第2NMOS晶體管的柵極提供第1信號，對所述第2NMOS晶體管的源極提供第2信號，

所述第2NMOS晶體管的漏極連接于所述第2PMOS晶體管的漏極。

9.根據權利要求7所述的半導體存儲裝置，其特征在于，

所述字線驅動器還具有第3PMOS晶體管、和第3NMOS晶體管，

第3PMOS晶體管被插入所述第1PMOS晶體管的漏極和所述第2PMOS晶體管的柵極之間，

第3NMOS晶體管被插入所述第1NMOS晶體管的柵極和所述第2PMOS晶體管的漏極之間，

所述第3PMOS晶體管的柵極連接于接地電壓，所述第3NMOS晶體管的柵極連接于所述第1電壓。

10.根據權利要求9所述的半導體存儲裝置，其特征在于，

所述字線驅動器還具有第2NMOS晶體管，

對所述第2NMOS晶體管的柵極提供第1信號，對所述第2NMOS晶體管的源極提供第2信號，

所述第2NMOS晶體管的漏極連接于所述第2PMOS晶體管的漏極。

11.根據權利要求7所述的半導體存儲裝置，其特征在于，

還具備字線偏壓控制電路，該字線偏壓控制電路具有第4及第5PMOS晶體管，

所述第4PMOS晶體管的源極連接于所述第1電壓，所述第5PMOS晶體管的源極連接于第4電壓，

所述第4PMOS晶體管的漏極和所述第5PMOS晶體管的漏極連接于所述第1PMOS晶體管的源極。

12.根據權利要求11所述的半導體存儲裝置，其特征在于，

所述第4電壓為低于所述第1電壓，并且高于接地電壓的電壓。

13.根據權利要求12所述的半導體存儲裝置，其特征在于，

所述第4電壓與所述第3電壓相等。

14.根據權利要求11所述的半導體存儲裝置，其特征在于，

所述字線偏壓控制電路還具有第4NMOS晶體管，

所述第4NMOS晶體管的源極連接于接地電壓，

所述第4NMOS晶體管的漏極連接于所述第4及第5PMOS晶體管的漏極。