[發明專利]制造鰭式場效晶體管(FINFET)裝置的方法

有效

• 申請號: 200980143005.7
• 申請日: 2009-11-06
• 公開（公告）號: CN102197467A
• 公開（公告）日: 2011-09-21
• 發明（設計）人: 宋森秋;穆罕默德·哈桑·阿布-拉赫馬;韓秉莫
• 申請（專利權）人: 高通股份有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 宋獻濤

技術領域

本發明大體來說涉及一種制造鰭式場效晶體管(FinFET)裝置的方法。

背景技術

靜態隨機存取存儲器(SRAM)位單元可使用垂直型雙柵極或三柵極鰭式場效晶體管(FinFET)來實施。使用FinFET使SRAM位單元能夠具有優于常規平面型互補金屬氧化物半導體(CMOS)技術的一個或一個以上益處，例如較小的位單元尺寸、較大的單元電流、較低的單元漏電流或較高的靜電噪聲容限。FinFET可使用得到偶數個鰭的側壁轉移方法(sidewall?transfer?method)來形成。當使用側壁轉移方法制造具有奇數個鰭的FinFET裝置時，形成偶數個鰭且接著移除一鰭。然而，移除一個鰭以得到奇數個鰭是個困難的過程且需要高精確度。

發明內容

在一特定實施例中，一種方法包括在硅襯底上沉積第一虛設結構，所述第一虛設結構具有隔開第一寬度的第一側壁及第二側壁。所述方法還包括在沉積所述第一虛設結構的同時在所述硅襯底上沉積第二虛設結構。所述第二虛設結構具有隔開第二寬度的第三側壁及第四側壁。所述第二寬度大體上大于所述第一寬度。使用所述第一虛設結構形成大致隔開所述第一寬度的第一對鰭。使用所述第二虛設結構形成大致隔開所述第二寬度的第二對鰭。

在另一特定實施例中，揭示一種電子裝置。所述電子裝置包括第一對鰭，所述第一對鰭為經蝕刻的硅襯底上的第一及第二突起部。所述第一突起部大體上平行于所述第二突起部。所述第一突起部與所述第二突起部隔開第一寬度。所述電子裝置還包括第二對鰭，所述第二對鰭為所述經蝕刻的硅襯底上的隔開第二寬度的第三及第四突起部。所述第二寬度不同于所述第一寬度。所述電子裝置還包括第三對鰭，所述第三對鰭為所述經蝕刻的硅襯底上的隔開第三寬度的第五及第六突起部。所述第二對鰭位于所述第一對鰭與所述第三對鰭之間。所述第一對鰭及所述第二對鰭是通過應用光刻掩模與具有不同尺寸的虛設結構而形成。

在另一特定實施例中，揭示一種制造靜態隨機存取存儲器(SRAM)的方法。所述方法包括使用光刻掩模形成第一虛設結構。所述第一虛設結構具有第一寬度及第一橫向相對側壁。所述方法進一步包括在形成所述第一虛設結構的同時形成第二虛設結構。所述第二虛設結構具有大體上大于所述第一寬度的第二寬度。所述第二虛設結構具有第二橫向相對側壁。所述方法進一步包括與所述第一虛設結構同時地形成第三虛設結構。所述第三虛設結構具有所述第一寬度且具有第三橫向相對側壁。所述方法進一步包括在所述第一橫向相對側壁上沉積第一絕緣材料以形成第一絕緣隔片及第二絕緣隔片。所述方法進一步包括在所述第二橫向相對側壁上沉積第二絕緣材料以形成第三絕緣隔片及第四絕緣隔片。所述方法進一步包括在所述第三橫向相對側壁上沉積第三絕緣材料以形成第四絕緣隔片及第五絕緣隔片。所述方法進一步包括移除所述第一虛設結構，移除所述第二虛設結構，及移除所述第三虛設結構。

在另一特定實施例中，一種方法包括在硅襯底上沉積第一虛設結構，所述第一虛設結構具有隔開第一寬度的第一側壁及第二側壁。所述方法還包括在沉積所述第一虛設結構的同時在所述硅襯底上沉積第二虛設結構。所述第二虛設結構具有隔開第二寬度的第三側壁及第四側壁。所述第二寬度大體上大于所述第一寬度。所述方法還包括沉積第一絕緣材料以形成鄰近于所述第一側壁的第一絕緣隔片且形成鄰近于所述第二側壁的第二絕緣隔片。所述方法還包括沉積第二絕緣材料以形成鄰近于所述第三側壁的第三絕緣隔片及鄰近于所述第四側壁的第四絕緣隔片。所述方法還包括將所述第一虛設結構從所述硅襯底移除。所述方法還包括將所述第二虛設結構從所述硅襯底移除。

通過所述所揭示的實施例中的至少一者提供的特定優點為，因為位單元的特定場效晶體管(FET)的特征尺寸較大，所以虛設結構圖案化工藝得以簡化。通過所述所揭示的實施例中的至少一者提供的另一特定優點在于不必移除一個鰭以形成上拉FET，因為每一上拉裝置使用兩個鰭。

在審閱整個申請案之后，本發明的其它方面、優點及特征將變得顯而易見，整個申請案包括以下部分：“附圖說明”、“具體實施方式”及“權利要求書”。

附圖說明

圖1為制造鰭式場效晶體管(FinFET)裝置的第一說明性實施例的框圖；

圖2為制造FinFET裝置的第二說明性實施例的框圖；

圖3為制造FinFET裝置的第三說明性實施例的框圖；

圖4為制造FinFET裝置的第四說明性實施例的框圖；

圖5為制造FinFET裝置的第五說明性實施例的框圖；

圖6為制造FinFET裝置的第六說明性實施例的框圖；