[發明專利]制造鰭式場效晶體管(FINFET)裝置的方法

有效

• 申請號: 200980143005.7
• 申請日: 2009-11-06
• 公開（公告）號: CN102197467A
• 公開（公告）日: 2011-09-21
• 發明（設計）人: 宋森秋;穆罕默德·哈?！ぐ⒉?拉赫馬;韓秉莫
• 申請（專利權）人: 高通股份有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 宋獻濤

1.一種方法，其包含：

在硅襯底上沉積第一虛設結構，所述第一虛設結構具有隔開第一寬度的第一側壁及第二側壁；

在沉積所述第一虛設結構的同時，在所述硅襯底上沉積第二虛設結構，所述第二虛設結構具有隔開第二寬度的第三側壁及第四側壁，其中所述第二寬度大體上大于所述第一寬度；

其中所述第一虛設結構用以形成大致隔開所述第一寬度的第一對鰭；且

其中所述第二虛設結構用以形成大致隔開所述第二寬度的第二對鰭。

2.根據權利要求1所述的方法，其進一步包含：

沉積第一絕緣材料以形成鄰近于所述第一側壁的第一絕緣隔片且形成鄰近于所述第二側壁的第二絕緣隔片；

沉積第二絕緣材料以形成鄰近于所述第三側壁的第三絕緣隔片及鄰近于所述第四側壁的第四絕緣隔片；

將所述第一虛設結構從所述硅襯底移除；以及

將所述第二虛設結構從所述硅襯底移除。

3.根據權利要求2所述的方法，其進一步包含移除所述第三絕緣隔片及所述第四絕緣隔片中的至少一者的一部分。

4.根據權利要求3所述的方法，其進一步包含在所述第一絕緣隔片、所述第二絕緣隔片、所述第三絕緣隔片及所述第四絕緣隔片中的至少一者的至少一部分上沉積接觸墊結構。

5.根據權利要求4所述的方法，其進一步包含使用所述第一絕緣隔片、所述第二絕緣隔片、所述第三絕緣隔片及所述第四絕緣隔片作為蝕刻掩模執行硅蝕刻以形成多個鰭。

6.根據權利要求5所述的方法，其中將所述多個鰭實施于六晶體管(6T)靜態隨機存取存儲器(SRAM)位單元中。

7.根據權利要求6所述的方法，其進一步包含形成具有第一柵極結構的至少一個場效晶體管(FET)以調制通過所述多個鰭中的至少一個鰭的電流。

8.根據權利要求7所述的方法，其中所述至少一個場效晶體管為上拉FET、下拉FET及通過門FET中的一者。

9.根據權利要求5所述的方法，其中所述多個鰭中的至少一個鰭小于十五納米寬。

10.根據權利要求5所述的方法，其進一步包含：

使用第一柵極形成下拉FET以調制通過鰭的電流，所述鰭是使用所述第一絕緣隔片及所述第二絕緣隔片形成的；以及

使用第二柵極形成上拉FET以調制通過鰭的電流，所述鰭是使用所述第三絕緣隔片或所述第四絕緣隔片形成的。

11.一種電子裝置，其包含：

第一對鰭，其包含經蝕刻的硅襯底上的第一及第二突起部，所述第一突起部大體上平行于所述第二突起部且隔開第一寬度；

第二對鰭，其包含所述經蝕刻的硅襯底上的隔開第二寬度的第三及第四突起部，其中所述第二寬度不同于所述第一寬度；

第三對鰭，其包含所述經蝕刻的硅襯底上的隔開第三寬度的第五及第六突起部；

其中所述第二對鰭位于所述第一對鰭與所述第三對鰭之間；

其中所述第一對鰭及所述第二對鰭是通過應用光刻掩模與具有不同尺寸的虛設結構而形成。

12.根據權利要求11所述的電子裝置，其中所述第二寬度大體上大于所述第一寬度且其中所述第二寬度大于所述第三寬度。

13.根據權利要求11所述的電子裝置，其中所述第三寬度與所述第一寬度相同。

14.根據權利要求11所述的電子裝置，其進一步包含耦合到所述第一對鰭、所述第二對鰭及所述第三對鰭中的至少一者的至少一部分的接觸墊結構。

15.根據權利要求11所述的電子裝置，其進一步包含：

下拉場效晶體管(FET)，其使用第一柵極以調制通過所述第一突起部及所述第二突起部或通過所述第五突起部及所述第六突起部的電流；以及

上拉FET，其是使用第二柵極而形成以調制通過所述第三突起部或所述第四突起部的電流。

16.根據權利要求11所述的電子裝置，其進一步包含具有柵極以調制通過所述第一對鰭的電流的上拉FET。

17.根據權利要求11所述的電子裝置，其進一步包含具有柵極以調制通過所述第二對鰭的電流的下拉FET。