[發明專利]集成電路裝置的共質心靜電放電保護

有效

• 申請號: 200980140477.7
• 申請日: 2009-07-13
• 公開（公告）號: CN102177583A
• 公開（公告）日: 2011-09-07
• 發明（設計）人: 詹姆士·卡普
• 申請（專利權）人: 吉林克斯公司
• 主分類號: H01L27/02
• 分類號: H01L27/02
• 代理公司: 北京銀龍知識產權代理有限公司 11243
• 代理人: 許靜;姜精斌

1.一種用于保護實施于集成電路(IC)內的電路設計免于靜電放電(ESD)的系統，其特征在于，所述系統包括：

裝置陣列對，其包括定位在所述IC上共享共用質心的第一裝置陣列和第二裝置陣列，其中所述第一裝置陣列和所述第二裝置陣列是匹配的；以及

ESD二極管陣列對，其包括鄰近于包圍所述裝置陣列對的第一周邊而定位在所述IC上的第一ESD二極管陣列和第二ESD二極管陣列，其中所述第一ESD二極管陣列和所述第二ESD二極管陣列共享所述共用質心且是匹配的，

其中所述第一ESD二極管陣列的每一ESD二極管的陰極端子耦合到所述第一裝置陣列的輸入，且所述第二ESD二極管陣列的每一ESD二極管的陰極端子耦合到所述第二裝置陣列的輸入。

2.根據權利要求1所述的系統，其特征在于，其進一步包括P型連接器陣列對，所述P型連接器陣列對包括第一P型連接器陣列和第二P型連接器陣列，其中所述P型連接器陣列對將所述ESD二極管陣列對的每一ESD二極管的陽極端子耦合到所述IC的接地電位，

其中所述第一P型連接器陣列包圍所述第一周邊，且所述第二P型連接器陣列包圍第二周邊，且

其中所述第二周邊包圍所述ESD二極管陣列對。

3.根據權利要求1所述的系統，其特征在于，其進一步包括P型連接器陣列對，所述P型連接器陣列對包括第一P型連接器陣列和第二P型連接器陣列，

其中所述P型連接器陣列對將所述ESD二極管陣列對的每一ESD二極管的陽極端子耦合到所述IC的接地電位，

其中所述第一P型連接器陣列圍繞所述第一ESD二極管陣列的所述ESD二極管的第一半部和所述第二ESD二極管陣列的所述ESD二極管的第一半部，且

其中所述第二P型連接器陣列圍繞所述第一ESD二極管陣列的所述ESD二極管的第二半部和所述第二ESD二極管陣列的所述ESD二極管的第二半部。

4.根據權利要求3所述的方法，其特征在于，其進一步包括額外的裝置陣列，所述額外的裝置陣列鄰近于包圍所述第二P型連接器陣列的第三周邊而定位在所述IC上，其中所述額外的裝置陣列共享所述共用質心。

5.根據權利要求1所述的系統，其特征在于，其中所述裝置陣列對的每一裝置是匹配的。

6.根據權利要求1所述的系統，其特征在于，其中所述ESD二極管陣列對的每一ESD二極管是匹配的。

7.根據權利要求1所述的系統，其特征在于，其中：

所述ESD二極管陣列對的每一ESD二極管是P阱二極管，且

每一ESD二極管的陽極是由P型材料形成，且每一ESD二極管的所述陰極是由N型材料形成。

8.一種用于保護實施于集成電路(IC)內的N型金屬氧化物半導體(NMOS)差動放大器免受靜電放電(ESD)的系統，其特征在于，所述系統包括：

NMOS輸入裝置陣列對，其包括定位在所述IC上共享共用質心的所述差動放大器的第一NMOS輸入裝置陣列和第二NMOS輸入裝置陣列，其中所述第一NMOS輸入裝置陣列和所述第二NMOS輸入裝置陣列是匹配的，且所述NMOS輸入裝置陣列對的每一NMOS輸入裝置陣列包括多個NMOS輸入裝置，其中所述NMOS輸入裝置陣列對的每一NMOS輸入裝置是匹配的；以及

ESD二極管陣列對，其包括鄰近于所述NMOS輸入裝置陣列對的外部邊緣而定位在所述IC上的第一ESD二極管陣列和第二ESD二極管陣列，其中所述第一ESD二極管陣列和所述第二ESD二極管陣列共享所述共用質心且是匹配的，且所述ESD二極管陣列對的每一ESD二極管陣列包括多個ESD二極管，其中所述ESD二極管陣列對的每一ESD二極管是匹配的，

其中所述第一ESD二極管陣列的每一ESD二極管的陰極端子耦合到所述第一NMOS輸入裝置陣列的每一NMOS輸入裝置的柵極端子，且所述第二ESD二極管陣列的每一ESD二極管的陰極端子耦合到所述第二NMOS輸入裝置陣列的每一NMOS輸入裝置的柵極端子。