[發明專利]集成電路裝置的共質心靜電放電保護

有效

• 申請號: 200980140477.7
• 申請日: 2009-07-13
• 公開（公告）號: CN102177583A
• 公開（公告）日: 2011-09-07
• 發明（設計）人: 詹姆士·卡普
• 申請（專利權）人: 吉林克斯公司
• 主分類號: H01L27/02
• 分類號: H01L27/02
• 代理公司: 北京銀龍知識產權代理有限公司 11243
• 代理人: 許靜;姜精斌

技術領域

本發明涉及集成電路(IC)裝置領域，特別是指保護IC內的匹配輸入裝置免受靜電放電(ESD)事件。

背景技術

靜電放電(ESD)事件是指具有不同電位的兩個物體之間的短暫且突然的電流流動。對于固態電子集成電路(IC)來說，ESD可為嚴重的問題，這是由于在ESD事件期間所發生的大的電位改變和瞬時電流流動可能損壞硅結和氧化物絕緣體。通常，ESD事件對IC的損壞可能使硅基IC的性能減小(如果未致使IC不可用的話)。

多種不同的原因可能使電荷在物體上累積，其中許多原因是在IC的制造和組裝期間發生的。因此，在組裝和出售之前，IC可能會經受因疏忽所致的ESD事件。為了防范ESD事件，在可能會與外部物體接觸的IC的節點(例如，耦合到IC的輸入引腳的節點)處實施ESD保護方案。這些ESD保護方案試圖防止大的電位在IC的敏感區域內累積。另外，ESD保護方案可為可在ESD事件期間發生的大的電流流動提供替代路徑。這些替代路徑試圖導引敏感內部電路周圍的電流，從而有效地繞過IC的敏感區域。

發明內容

本文中所揭示的實施例涉及集成電路(IC)。本發明的一個實施例可包含一種保護實施于IC內的電路設計免受靜電放電(ESD)的方法。所述方法可包含將包含第一裝置陣列和第二裝置陣列的裝置陣列對定位在IC上，以共享共用質心。第一裝置陣列和第二裝置陣列可為匹配的。包含第一ESD二極管陣列和第二ESD二極管陣列的ESD二極管陣列對可鄰近于包圍所述裝置陣列對的第一周邊而定位在IC上。第一ESD二極管陣列和第二ESD二極管陣列可共享共用質心，且可為匹配的。所述方法還可包含：將第一ESD二極管陣列的每一ESD二極管的陰極端子耦合到第一裝置陣列的輸入，且將第二ESD二極管陣列的每一ESD二極管的陰極端子耦合到第二裝置陣列的輸入。

所述方法可包含經由包含第一P型連接器陣列和第二P型連接器陣列的P型連接器陣列對，將ESD二極管陣列對的每一ESD二極管的陽極端子耦合到IC的接地電位。

在一個方面中，第一P型連接器陣列可經定位以包圍第一周邊。第二P型連接器陣列可經定位以包圍第二周邊。第二周邊可包圍ESD二極管陣列對。

在另一方面中，第一P型連接器陣列可經定位以圍繞第一ESD二極管陣列的ESD二極管的第一半部和第二ESD二極管陣列的ESD二極管的第一半部。第二P型連接器陣列可經定位以圍繞第一ESD二極管陣列的ESD二極管的第二半部和第二ESD二極管陣列的ESD二極管的第二半部。

所述方法可包含鄰近于包圍第二P型連接器陣列的第三周邊而定位額外的裝置陣列。所述額外的裝置陣列可共享共用質心。

裝置陣列對的每一裝置可實施為匹配的裝置。ESD二極管陣列對的每一ESD二極管可實施為匹配的裝置。定位ESD二極管陣列對可包含將ESD二極管陣列對的每一ESD二極管陣列實施為P阱二極管。每一P阱二極管的陽極可由P型材料形成，且每一P阱二極管的陰極可由N型材料形成。

本發明的另一實施例可包含一種用于保護實施于IC內的電路設計免受靜電放電的系統。所述系統可包含裝置陣列對，所述裝置陣列對包含定位在IC上從而共享共用質心的第一裝置陣列和第二裝置陣列。第一裝置陣列和第二裝置陣列可為匹配的。所述系統可包含ESD二極管陣列對，所述ESD二極管陣列對包含鄰近于包圍裝置陣列對的第一周邊而定位在IC上的第一ESD二極管陣列和第二ESD二極管陣列。第一ESD二極管陣列和第二ESD二極管陣列可共享共用質心，且可為匹配的。第一ESD二極管陣列的每一ESD二極管的陰極端子可耦合到第一裝置陣列的輸入，且第二ESD二極管陣列的每一ESD二極管的陰極端子可耦合到第二裝置陣列的輸入。

所述系統可包含包括第一P型連接器陣列和第二P型連接器陣列的P型連接器陣列對。P型連接器陣列對可將ESD二極管陣列對的每一ESD二極管的陽極端子耦合到IC的接地電位。

在一個方面中，第一P型連接器陣列可包圍第一周邊。第二P型連接器陣列可包圍第二周邊。第二周邊可包圍ESD二極管陣列對。

在另一方面中，第一P型連接器陣列可圍繞第一ESD二極管陣列的ESD二極管的第一半部和第二ESD二極管陣列的ESD二極管的第一半部。第二P型連接器陣列可圍繞第一ESD二極管陣列的ESD二極管的第二半部和第二ESD二極管陣列的ESD二極管的第二半部。

所述系統可包含鄰近于包圍第二P型連接器陣列的第三周邊而定位在IC上的額外的裝置陣列。所述額外的裝置陣列可共享共用質心。