[發明專利]用于在微處理器中節省能量的方法和裝置

有效

• 申請號: 200980138365.8
• 申請日: 2009-09-29
• 公開（公告）號: CN102171626B
• 公開（公告）日: 2016-10-26
• 發明（設計）人: E·恩斯特
• 申請（專利權）人: 西門子企業通訊有限責任兩合公司
• 主分類號: G06F1/32
• 分類號: G06F1/32
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 張濤;盧江

技術領域

本發明涉及一種根據權利要求1的前序部分用于運行電子系統的方法，以及一種根據權利要求13的前序部分用于運行電子系統的裝置。

背景技術

能量獲取和能量利用越來越受到關注，不僅是因為成本，而且最近在針對全球變暖的討論或一般性地針對資源有效利用的討論的范圍內也是如此。

這也同時導致法律規定的出臺以及導致顧客行為的改變，這些同樣要求對能量需求的優化。

出于這個原因，關于能量節省的主題也在通信系統的環境中，尤其是對于該環境中的有線設備變得越來越重要。

為了優化電子系統的能量消耗，在此公知很多主要基于以下途徑的方法：

第一途徑在于，在由多個至少部分地互相獨立的子系統組成的系統中僅將在給定時刻需要的子系統保持為活躍的，在給定時刻需要的子系統例如是數據接口、僅在相應的數據流量或運行狀態情況下的人機接口以及中央處理單元（CPU）。該途徑也作為所謂的“休眠模式”或“空閑模式”公知。

另一個途徑在于，該系統或相應的子系統尤其是在CPU單元等等的情況下依據負載地用與相應的運行狀態匹配的能量饋送來運行。在此利用以下公知事實，即這種實施的能量消耗基本上與時鐘頻率成比例，例如在DE?692?29819?T2；US?2007/0?076498?A1和US?2007/0?088962?A1中公開的。在此有缺陷的是，時鐘減少在此當然會導致（計算機）性能的相應惡化。

該措施主要是在由于對該系統的動態要求，例如對所謂的“刷新”或喚醒行為提出的要求而使該系統的完全停止切換變得不可能時被引入的。

在這些途徑中的關鍵之處在于，確定相關的指示器，這些指示器允許相應的系統轉移到上述運行狀態之一中以及在需要時可靠地并且在匹配的時間段之后又返回到正常狀態。

通常嘗試通過合適的軟件實施來實現這一點，該軟件實施例如通過所謂的“調度器”而具有關于正在進行的運行狀態的認識并且將該認識用于控制或調節能量節省運行狀態。

發明內容

本發明的任務是提供一種裝置和一種方法，它們改善了在電子設備、尤其是通信技術設備中的上述優化。

該任務通過具有權利要求1的特征的方法以及通過具有權利要求13的特征的裝置解決。

在本發明的用于運行電子系統的方法中，調節該系統的至少一部分的能量消耗，尤其是電流消耗，使得基于電流的至少一個在該系統內檢測的時間變化過程而形成電流值的至少部分由電路技術生成的梯度值，并且基于該梯度值對該系統的至少一個物理參數進行電路技術的操作。

本發明方法的優點之一在于用幾乎僅電路技術的實現就減少能量消耗的可能，因為電流消耗被用作指示。此外，通過創造性的方式認識到，在本身平時恒定的電路參數的情況下隨著電子系統的活動增加，電流需要增加并且由此所消耗的能量數量增加。因此，電流的斜率（梯度）可以通過創造性的方式被用作針對電子系統的活動變化過程的指示器。

優選的，本發明在此以有利的方式被擴展為，作為操作執行對該系統的至少一個時鐘信號的調節，因為由此可以在正梯度時以及由此在所操作的電路的活動增加時保證更高的時鐘，而在通過負斜率表明的活動減少時可以減少時鐘以及由此減少能量消耗。

對本方法的盡可能純電路技術的實現的貢獻通過有利方式這樣來獲得，即電流變化過程被輸送給模擬數字轉換器“A/D轉換器”，其中該A/D轉換器的輸出信號被輸送給梯度值生成器。

該貢獻在本發明按照以下方式被擴展時進一步提高，即所述操作，尤其是時鐘信號調節，通過“現場可編程門陣列”FPGA來啟動。由此另外還實現了靈活性，因為通過該陣列的可編程性在實施本方法時以及在執行本方法時都保證了進一步的自由度。

優選的，在此在通過FPGA、即在FPGA一側進行時鐘信號調節的情況下，將時鐘信號作為FPGA的輸出信號轉發給所述系統。由此在提供所述附加自由度并且此外還實現了集成可能以及由此還實現了空間節省可能的電路元件中實現該時鐘信號調節。此外，FPGA由于其常見性而可以成本低廉地獲得。

可替換的，本發明還可以被擴展為，所述操作，尤其是時鐘信號調節通過“鎖相回路”PLL來啟動。由此同樣支持了對本方法的電路技術的實現。

優選的，在此有利地采用該PLL，使得在PLL一側進行時鐘信號調節的情況下將時鐘信號作為PLL的輸出信號轉發給所述系統。

如果對時鐘信號的調節涉及該時鐘信號的頻率，則直接影響所調節的（子）系統的活動。由此這也影響該調節的速度。