[發明專利]用于在微處理器中節省能量的方法和裝置

有效

• 申請號: 200980138365.8
• 申請日: 2009-09-29
• 公開（公告）號: CN102171626B
• 公開（公告）日: 2016-10-26
• 發明（設計）人: E·恩斯特
• 申請（專利權）人: 西門子企業通訊有限責任兩合公司
• 主分類號: G06F1/32
• 分類號: G06F1/32
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 張濤;盧江

1.一種用于運行電子系統的方法，在該方法中調節該系統的至少一部分、即所謂的功能單元的能量消耗，使得

i.?基于電流的至少一個在該系統內檢測的時間變化過程（IFE1,…,IFEn）而形成電流值的至少部分由電路技術生成的梯度值（diFE1,…,diFEn），

ii.?基于該梯度值（diFE1,…,diFEn）對該系統的至少一個物理參數進行電路技術的操作。

2.根據權利要求1所述的方法，其特征在于，作為操作進行對所述系統的至少一個時鐘信號（CLK1,…CLKn）的調節（調節1,…調節n）。

3.根據上述權利要求之一所述的方法，其特征在于，電流變化過程被輸送給模擬數字轉換器“A/D轉換器”（M1,…,Mn），其中該A/D轉換器的輸出信號（mi?FE1,…,mi?FEn）被輸送給梯度值生成器（d/dt）。

4.根據上述權利要求之一所述的方法，其特征在于，所述操作，尤其是時鐘信號調節，通過“現場可編程門陣列”FPGA（TGA1,…,TGAn）來啟動。

5.根據權利要求4所述的方法，其特征在于，在通過所述FPGA、即在FPGA一側進行時鐘信號調節的情況下，將時鐘信號（CLK1,…CLKn）作為FPGA（TGA1,…,TGAn）的輸出信號轉發給所述系統。

6.根據權利要求1至6之一所述的方法，其特征在于，所述操作，尤其是時鐘信號調節，通過“鎖相回路”PLL來啟動。

7.根據權利要求6所述的方法，其特征在于，在PLL一側進行時鐘信號調節的情況下將時鐘信號作為PLL的輸出信號轉發給所述系統。

8.根據上述權利要求之一所述的方法，其特征在于，對時鐘信號的調節涉及該時鐘信號的頻率，其中該頻率的改變優選地通過調節規則來進行。

9.根據上述權利要求之一所述的方法，其特征在于，對所述系統的操作通過至少一個過程來控制，其中尤其是在該系統的始終活躍的部件中執行該過程。

10.根據上述權利要求之一所述的方法，其特征在于，所述操作被參數化地執行，使得能確定對梯度值的反應。

11.根據上述權利要求之一所述的方法，其特征在于，所述操作準備好所述輸出信號，使得所述系統外部的設備被操作。

12.一種用于運行電子系統的裝置，其特征在于，設置用于執行根據上述方法權利要求之一的方法的器件。

13.根據權利要求12所述的裝置，其特征在于，所述器件至少部分地構成為高度集成的電路。

14.根據權利要求1至11之一所述的方法或根據權利要求12和13之一所述的裝置，其特征在于，所有調節信號（CLK1,…CLKn）與引起時鐘信號調節的時鐘發生器單元（TGA1,…,TGAn）連接，由此考慮和利用所述系統的功能單元（FE1,…,FEn）相互之間的相關性。