[發明專利]用于優化存儲器讀出放大器時序的電路和方法有效
| 申請號: | 200980134809.0 | 申請日: | 2009-06-26 |
| 公開(公告)號: | CN102150213A | 公開(公告)日: | 2011-08-10 |
| 發明(設計)人: | J·D·伯納特;A·B·霍夫勒 | 申請(專利權)人: | 飛思卡爾半導體公司 |
| 主分類號: | G11C7/06 | 分類號: | G11C7/06;G11C7/08;G11C11/413;G11C11/416 |
| 代理公司: | 中國國際貿易促進委員會專利商標事務所 11038 | 代理人: | 金曉 |
| 地址: | 美國得*** | 國省代碼: | 美國;US |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 用于 優化 存儲器 讀出 放大器 時序 電路 方法 | ||
技術領域
本發明主要涉及半導體存儲器,并且更具體地涉及用于讀出半導體存儲器內的電壓的讀出放大器。
背景技術
已經公知的是高性能半導體集成電路正在向小于一伏的電源電壓轉變。由于轉變到較低的電源電壓值,因此電路晶體管中的任何晶體管閾值電壓變化都會對電路的速度和電源規格產生顯著的影響。類似地,電源電壓的變化也會負面地影響到速度和性能。在SRAM(靜態隨機存取存儲器)電路中,復制存儲單元和位線被用于建立參考信號,參考信號的延時跟蹤SRAM中運行的存儲單元和位線的延時。參考信號被用于為讀出放大器生成使能信號,其控制讀出放大器在何時讀出指定存儲單元中位值的時序。無論是使用了一個復制存儲單元還是多個復制存儲單元,這種復制存儲單元通常都被實施為具有最慢或最差情況下的存儲單元參數,以確保在讀出放大器開始讀出之前提供足夠的時間。在這種設計準則確保了存儲器的功能性工作的同時,該設計準則也確保了讀出放大器可以在最差情況工作參數的速度下連續工作。
附圖說明
通過附圖中作為示例示出而非加以限制的內容來介紹本發明,其中相似的附圖標記表示類似的元件,并且在附圖中:
圖1示出了根據本發明的一種形式的具有帶時序控制的讀出放大器的靜態隨機存取存儲器的部分示意圖;
圖2示出了根據本發明的一種形式的晶體管閾值電壓補償電路的部分示意圖;以及
圖3示出了根據本發明的另一種形式的晶體管閾值電壓補償電路的部分示意圖。
本領域技術人員應該理解附圖中的元件是為了簡要和清楚而示出的而并非一定是按比例繪制。例如,附圖中某些元件的尺寸相對于其他元件可能會被放大以有助于幫助理解本發明的實施例。
具體實施方式
圖1中示出的是存儲器10。在一種形式中,存儲器10被實施為靜態隨機存取存儲器(SRAM)。應該理解也可以用其他類型的存儲器來舉例說明。存儲器10被實施為具有經過優化的讀出放大器時序。靜態隨機存取存儲器10具有多個存儲單元,例如存儲單元12、第二存儲單元16和第N存儲單元18,其中N為整數。存儲單元12、第二存儲單元16和第N存儲單元18被成列地設置并且被連接至位線BL和互補位線。傳輸晶體管具有連接至位線的漏極、用于接收第一字線信號WL1的柵極和連接至節點21的源極。N溝道通柵或耦合晶體管20具有連接至位線BL的漏極、連接至第一字線信號WL1的柵極和連接至節點21的源極。耦合晶體管20是用于將存儲單元12的存儲部分耦合至位線的通柵晶體管。N溝道耦合晶體管22具有連接至互補位線的漏極、用于接收第一字線信號WL1的柵極和連接至節點23的源極。P溝道晶體管26具有連接至電源電壓端子用于接收標記為VDD的電源電壓的源極。晶體管26的柵極連接至節點23,而晶體管26的漏極被連接至節點21。P溝道晶體管30具有連接至VDD電源電壓端子的源極、連接至節點21的柵極和連接至節點23的漏極。N溝道晶體管28具有連接至晶體管26漏極的漏極、連接至節點23的柵極和連接至接地參考端子的源極。N溝道晶體管32具有連接至節點23的漏極、連接至節點21的柵極和連接至接地參考端子的源極。存儲單元16和存儲單元18中的每一個都被連接在位線BL和互補位線之間。行地址被耦合至行譯碼器34的輸入端。行譯碼器34的輸出端被連接至字線驅動器36的輸入端。字線驅動器36的輸出端提供字線信號WL1。字線驅動器38提供用于由存儲單元16使用的字線信號WL2。字線驅動器40提供用于由存儲單元18使用的字線信號WLN。字線驅動器36、字線驅動器38和字線驅動器40中的每一個都具有用于接收字線使能信號的使能輸入端。閾值電壓(Vt)補償時序電路50具有用于接收字線使能信號的使能輸入端。Vt補償時序電路50的輸出端提供了被連接至讀出放大器46的使能輸入端的讀出使能信號。讀出使能信號也可以被連接至與存儲單元的其它列相關聯的附加讀出放大器(未示出)。列譯碼器42具有用于接收列地址的輸入端。列譯碼器42的輸出端提供被連接至P溝道通柵晶體管44的柵極和P溝道通柵晶體管48的柵極的列譯碼信號。通柵晶體管44的源極被連接至位線BL,而通柵晶體管44的漏極被連接至讀出放大器46的第一數據輸入端。通柵晶體管48的源極被連接至互補位線,而通柵晶體管48的漏極被連接至讀出放大器46的第二數據輸入端。讀出放大器46具有用于提供數據輸出信號的數據輸出端子。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于飛思卡爾半導體公司,未經飛思卡爾半導體公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200980134809.0/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種公交車司機機能智能化檢測方法
- 下一篇:智能化船長機能識別平臺





