[發明專利]用于優化存儲器讀出放大器時序的電路和方法

有效

• 申請號: 200980134809.0
• 申請日: 2009-06-26
• 公開（公告）號: CN102150213A
• 公開（公告）日: 2011-08-10
• 發明（設計）人: J·D·伯納特;A·B·霍夫勒
• 申請（專利權）人: 飛思卡爾半導體公司
• 主分類號: G11C7/06
• 分類號: G11C7/06;G11C7/08;G11C11/413;G11C11/416
• 代理公司: 中國國際貿易促進委員會專利商標事務所 11038
• 代理人: 金曉

1.一種存儲器，包括：

存儲單元陣列，其中每一個存儲單元包括用于將存儲部分耦合至位線的耦合晶體管，其中所述陣列內的耦合晶體管的閾值電壓的統計平均值是平均閾值電壓，并且至少一個耦合晶體管具有最大可能閾值電壓；

字線驅動器，耦合至所述陣列，用于使能所述陣列內存儲單元中的選定行；

讀出放大器，用于響應于讀出使能信號檢測所述選定行中的存儲單元的狀態；以及

讀出使能電路，用于以基于最大可能閾值電壓的時間提供讀出使能信號。

2.如權利要求1所述的存儲器，其中所述讀出使能電路包括電源電壓的分壓器，其根據所述平均閾值電壓和所述最大可能閾值電壓之間的差值來提供輸出。

3.如權利要求2所述的存儲器，其中所述讀出使能電路包括：

第一延時電路，通過所述字線驅動器提供延時的部分匹配；

第二延時電路，包括基于所述位線和預充電電路的位線部分和模擬所述平均閾值電壓的延時結構；以及

第三延時電路，為所述延時結構提供輸入，使得所述延時結構響應為模擬所述最大可能閾值電壓。

4.如權利要求3所述的存儲器，其中所述分壓器具有第一端子和第二端子，并且所述分壓器包括：

第一電阻器，具有作為所述分壓器第一端子的第一端子，和第二端子；以及

第二電阻器，具有耦合至所述第一電阻器第二端子的第一端子和作為所述分壓器第二端子的第二端子，其中所述第一電阻器的第二端子和所述第二電阻器的第一端子構成了所述分壓器的輸出端。

5.如權利要求4所述的存儲器，其中所述第三延時電路包括：

第一晶體管，具有耦合至第一電源端子的第一電流電極、耦合至所述第一延時電路的控制電極和耦合至所述分壓器第一端子的第二電流電極；

其中：

所述分壓器的輸出端耦合至所述第二延時電路的所述延時結構。

6.如權利要求5所述的存儲器，其中所述第二延時電路包括：

第二晶體管，具有耦合至所述分壓器的輸出端的控制電極、耦合至所述位線部分的第一電流電極、和第二電流電極；以及

負載，具有耦合至所述第二晶體管的第二電流電極的第一端子和耦合至第二電源端子的第二端子。

7.如權利要求6所述的存儲器，其中所述負載模擬所述存儲部分的一部分。

8.如權利要求6所述的存儲器，其中所述第三延時電路進一步包括第三晶體管，所述第三晶體管具有耦合至所述分壓器的輸出端的第一電流電極、耦合至所述第一晶體管控制電極的控制電極和耦合至所述第二電源端子的第二電流電極，其中所述第三晶體管是N型而所述第一晶體管是P型。

9.如權利要求5所述的存儲器，其中所述第二延時電路包括：

第二晶體管，具有耦合至所述第一晶體管的第二電流電極的控制電極、耦合至所述位線部分的第一電流電極、和第二電流電極；以及

負載，具有耦合至所述第二晶體管的第二電流電極的第一端子和耦合至所述分壓器的輸出端的第二端子。

10.如權利要求9所述的存儲器，其中所述第三延時電路進一步包括第三晶體管，所述第三晶體管具有耦合至所述分壓器的輸出端的第一電流電極、耦合至所述第一晶體管的控制電極的控制電極和耦合至第二電源端子的第二電流電極，其中所述第三晶體管是N導電型而所述第一晶體管是P導電型。

11.如權利要求1所述的存儲器，其中所述讀出使能電路和所述字線驅動器響應于字線使能信號。