[發明專利]非易失性存儲器的擦除-驗證處理

有效

• 申請號: 200980127761.0
• 申請日: 2009-05-28
• 公開（公告）號: CN102099867A
• 公開（公告）日: 2011-06-15
• 發明（設計）人: 格里特.J.赫明克;李世俊;三輪達;方家榮;萬鈞;大和田健
• 申請（專利權）人: 桑迪士克公司
• 主分類號: G11C16/34
• 分類號: G11C16/34
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 黃小臨

技術領域

本發明涉及非易失性存儲器的技術。

背景技術

半導體存儲器已經變得更普遍用在各種電子設備中。例如，非易失性半導體存儲器用在蜂窩電話、數碼相機、個人數字助理、移動計算設備、非移動計算設備和其他設備中。電可擦除可編程只讀存儲器(EEPROM)和閃存位列最普遍使用的非易失性半導體存儲器之中。

EEPROM和閃存兩者都利用位于半導體襯底中的溝道區上方并與之隔離的浮置柵極。浮置柵極位于源極和漏極區之間。在浮置柵極上方并與之隔離地提供控制柵極。晶體管的閾值電壓由保留在浮置柵極上的電荷量控制。即在晶體管導通前必須施加到控制柵極以允許其源極和漏極之間的導電的電壓的最小量由浮置柵極上的電荷水平控制。因此，可以通過改變浮置柵極上的電荷的水平以便改變閾值電壓來編程和/或擦除存儲器單元(其可以包括一個或多個晶體管)。

當編程EEPROM或諸如NAND閃存器件的閃存器件時，通常編程電壓被施加到控制柵極，并且位線接地。來自溝道的電子被注入到浮置柵極中。當電子在浮置柵極中累積時，浮置柵極變為充負電，并且存儲器單元的閾值電壓升高，使得存儲器單元處于已編程狀態。可以在題為“Source?Side?SelfBoosting?Technique?For?Non-Volatile?Memory(非易失性存儲器的源極側自升壓技術)”的美國專利6859397以及題為“Detecting?Over?Programmed?Memory(對已編程的存儲器的檢測)”的美國專利申請公開2005/0024939中找到關于編程的更多信息，兩者通過全部參考被并于此。在許多器件中，在編程操作期間施加到控制柵極的編程電壓被施加為一系列脈沖，其中脈沖的幅度對于每個連續的脈沖增加預定步長大小。在編程脈沖之間的是一個或多個驗證操作以確定存儲器單元是否已經被適當地編程。

每個存儲器單元可以存儲數據(模擬的或數字的)。當存儲一位數字數據(也稱為二進制存儲器單元)時，存儲器單元的可能的閾值電壓被劃分成被分配了邏輯數據“1”和“0”的兩個范圍。在一個例子中，在存儲器單元被擦除后閾值電壓是負的，并被定義為邏輯“1”。在編程后，閾值電壓是正的并被定義為邏輯“0”。當閾值電壓是負的，并通過向控制柵極施加0V而試圖讀取操作時，存儲器單元將導通以指示邏輯1正被存儲。當閾值電壓是正的并通過向控制柵極施加0V而試圖讀取操作時，存儲器單元將不導通，這指示邏輯0被存儲。

存儲器單元還可以存儲多級(level)信息(也稱為多狀態存儲器單元)。在存儲多級數據的情況下，可能的閾值電壓的范圍被劃分為數據級的數量。例如，如果存儲了四級信息，則將存在被分配了數據值“11”、“10”、“01”和“00”的四個閾值電壓范圍。在一個例子中，在擦除操作后的閾值電壓是負的并被定義為“11”。正的閾值電壓被用于狀態“10”、“01”和“00”。如果在每個存儲器單元中存儲八級信息(或狀態)(例如用于三位數據)，則將存在被分配了數據值“000”、“001”、“010”、“011”、“100”、“101”、“110”和“111”的八個閾值電壓范圍。被編程到存儲器單元中的數據和該存儲器單元的閾值電壓電平之間的具體關系取決于對存儲器單元采用的數據編碼方案。例如，都通過全部參考被并于此的美國專利No.6222762和美國專利申請公開No.2004/0255090描述了用于多狀態閃存單元的各種數據編碼方案。在一個實施例中，使用格雷碼分配將各數據值分配給各閾值電壓范圍，使得如果浮置柵極的閾值電壓錯誤地漂移到其相鄰的物理狀態，則將僅影響一位。在一些實施例中，可以對于不同的字線而改變數據編碼方案，可以隨時間改變數據編碼方案，或者可以反相(invert)隨機字線的數據位以降低數據樣式(pattern)靈敏性以及甚至減少對存儲器單元的磨損。可以使用不同的編碼方案。

可以通過將襯底升高到擦除電壓(例如20V)達足夠的時間段并將所選塊的字線接地同時將源極和位線浮置來擦除存儲器單元。由于電容性耦合，未選的字線、位線、選擇線和公共源極線也升高到擦除電壓的大分數(significant?fraction?of?the?erase?voltage)。因此強電場被施加到所選存儲器單元的隧道氧化物層，并且隨著通常通過Fowler-Nordheim隧穿機制將浮置柵極的電子發射到襯底側，所選存儲器單元被擦除。隨著電子從浮置柵極轉移到襯底，所選單元的閾值電壓降低。可以對整個存儲器陣列、對各個塊或者單元的另外的單位執行擦除。