[發(fā)明專利]存儲(chǔ)器模塊以及存儲(chǔ)器用輔助模塊

有效

• 申請(qǐng)?zhí)枺?/td>: 200980125547.1
• 申請(qǐng)日: 2009-07-03
• 公開（公告）號(hào): CN102077180A
• 公開（公告）日: 2011-05-25
• 發(fā)明（設(shè)計(jì)）人: 湯淺香
• 申請(qǐng)（專利權(quán)）人: 巴比祿股份有限公司
• 主分類號(hào): G06F12/06
• 分類號(hào): G06F12/06;G06F12/02
• 代理公司: 北京林達(dá)劉知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11277
• 代理人: 劉新宇

技術(shù)領(lǐng)域

本發(fā)明涉及一種存儲(chǔ)器模塊以及存儲(chǔ)器用輔助模塊。

背景技術(shù)

以往，如下的存儲(chǔ)器模塊正在普及：在基板上安裝多個(gè)半導(dǎo)體存儲(chǔ)器芯片并進(jìn)行布線，設(shè)置有用于與計(jì)算機(jī)連接的連接端子。在存儲(chǔ)器模塊所具備的存儲(chǔ)器具有SDRAM(Synchronous?Dynamic?Random?Access?Memory：同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器)。在該SDRAM中，內(nèi)部被分割為多個(gè)存儲(chǔ)體，各存儲(chǔ)體能夠分別獨(dú)立地進(jìn)行動(dòng)作。在該SDRAM中，通過存儲(chǔ)體地址、行地址、列地址來確定成為訪問對(duì)象的存儲(chǔ)器單元。在訪問存儲(chǔ)器單元時(shí)，計(jì)算機(jī)所具備的存儲(chǔ)器控制器輸出這些存儲(chǔ)體地址、行地址以及列地址。此外，使用存儲(chǔ)體地址用的信號(hào)線將存儲(chǔ)體地址輸入到SDRAM，使用共用的信號(hào)線將行地址和列地址輸入到SDRAM。另外，行地址和列地址按照行地址、列地址的順序分成兩次被輸入到SDRAM。

另外，伴隨著存儲(chǔ)器模塊中的存儲(chǔ)器的大容量化，存儲(chǔ)器單元的數(shù)量增加。因此，為了確定成為訪問對(duì)象的存儲(chǔ)器單元而使用的表示存儲(chǔ)體地址所需的比特?cái)?shù)、表示行地址所需的比特?cái)?shù)、表示列地址所需的比特?cái)?shù)根據(jù)存儲(chǔ)器模塊中的存儲(chǔ)器的容量而發(fā)生變化。例如，如果存儲(chǔ)體數(shù)變?yōu)閮杀叮瑒t存儲(chǔ)體地址的比特?cái)?shù)增加1比特。因此，在將具備大容量的存儲(chǔ)器的存儲(chǔ)器模塊與計(jì)算機(jī)連接的情況下，如果該計(jì)算機(jī)所具備的存儲(chǔ)器控制器不支持該存儲(chǔ)器模塊的容量，則該計(jì)算機(jī)只能訪問該存儲(chǔ)器模塊的一部分的存儲(chǔ)器單元。即、在存儲(chǔ)器控制器所輸出的各地址的比特?cái)?shù)與為了確定成為訪問對(duì)象的存儲(chǔ)器單元而使用的各地址的比特?cái)?shù)不匹配的情況下，存在如下問題：計(jì)算機(jī)(存儲(chǔ)器控制器)只能訪問存儲(chǔ)器模塊的一部分的存儲(chǔ)器單元。

因此，提出一種技術(shù)方案，該技術(shù)即使不是在存儲(chǔ)器控制器所輸出的各地址的比特?cái)?shù)與為了確定成為訪問對(duì)象的存儲(chǔ)器單元而使用的各地址的比特?cái)?shù)分別匹配的情況下，也能夠訪問存儲(chǔ)器模塊的所有的存儲(chǔ)器單元。

專利文獻(xiàn)1：日本特開2005-62914號(hào)公報(bào)

專利文獻(xiàn)2：日本特開2004-94785號(hào)公報(bào)

發(fā)明內(nèi)容

發(fā)明要解決的問題

但是，即使利用上述以往技術(shù)，也存在無法使存儲(chǔ)器模塊正常地進(jìn)行動(dòng)作的情況。

本發(fā)明是為了解決上述問題而完成的，其目的在于，即使不是在從存儲(chǔ)器控制器輸出的存儲(chǔ)體地址的比特?cái)?shù)、行地址的比特?cái)?shù)以及列地址的比特?cái)?shù)與為了確定成為訪問對(duì)象的存儲(chǔ)器單元而使用的存儲(chǔ)體地址的比特?cái)?shù)、行地址的比特?cái)?shù)以及列地址的比特?cái)?shù)分別匹配的情況下，也能夠訪問存儲(chǔ)器模塊的所有存儲(chǔ)器單元，并且使存儲(chǔ)器模塊正常地進(jìn)行動(dòng)作。

此外，日本特開2005-62914號(hào)公報(bào)和日本特開2004-94785號(hào)公報(bào)的公開內(nèi)容以及由巴比祿株式會(huì)社在日本國專利局申請(qǐng)的專利申請(qǐng)2008-261516號(hào)和專利申請(qǐng)2008-174799號(hào)的公開內(nèi)容被編入本書說明用以參考。

用于解決問題的方案

本發(fā)明能夠?qū)崿F(xiàn)以下方式或者應(yīng)用例來解決上述問題中的至少一部分。

[應(yīng)用例1]一種存儲(chǔ)器模塊，具備：

存儲(chǔ)器，其具有多個(gè)存儲(chǔ)體，上述多個(gè)存儲(chǔ)體分別具備矩陣狀排列的多個(gè)存儲(chǔ)器單元，上述存儲(chǔ)器根據(jù)所輸入的規(guī)定的比特?cái)?shù)的存儲(chǔ)體地址、規(guī)定的比特?cái)?shù)的行地址、規(guī)定的比特?cái)?shù)的列地址來確定成為訪問對(duì)象的存儲(chǔ)器單元；以及

地址生成電路，其在(i)從存儲(chǔ)器控制器分別輸出的存儲(chǔ)體地址、行地址、列地址的各比特?cái)?shù)的總和與為了確定上述成為訪問對(duì)象的存儲(chǔ)器單元而分別使用的存儲(chǔ)體地址、行地址、列地址的各比特?cái)?shù)的總和相等，并且，(ii)從上述存儲(chǔ)器控制器輸出的行地址的比特?cái)?shù)比為了確定上述成為訪問對(duì)象的存儲(chǔ)器單元而使用的行地址的比特?cái)?shù)多1比特，并且，(iii)從上述存儲(chǔ)器控制器輸出的存儲(chǔ)體地址的比特?cái)?shù)比為了確定上述成為訪問對(duì)象的存儲(chǔ)器單元而使用的存儲(chǔ)體地址的比特?cái)?shù)少1比特時(shí)，使用從上述存儲(chǔ)器控制器輸出的行地址的最上位比特來生成對(duì)于確定上述成為訪問對(duì)象的存儲(chǔ)器單元來說所缺少的存儲(chǔ)體地址的最上位比特，并將生成的該存儲(chǔ)體地址的最上位比特輸出到上述存儲(chǔ)器。