[發明專利]存儲器模塊以及存儲器用輔助模塊

有效

• 申請號: 200980125547.1
• 申請日: 2009-07-03
• 公開（公告）號: CN102077180A
• 公開（公告）日: 2011-05-25
• 發明（設計）人: 湯淺香
• 申請（專利權）人: 巴比祿股份有限公司
• 主分類號: G06F12/06
• 分類號: G06F12/06;G06F12/02
• 代理公司: 北京林達劉知識產權代理事務所(普通合伙) 11277
• 代理人: 劉新宇

1.一種存儲器模塊，具備：

存儲器，其具有多個存儲體，上述多個存儲體分別具備矩陣狀排列的多個存儲器單元，上述存儲器根據所輸入的規定的比特數的存儲體地址、規定的比特數的行地址、規定的比特數的列地址來確定成為訪問對象的存儲器單元；以及

地址生成電路，其在(i)從存儲器控制器分別輸出的存儲體地址、行地址、列地址的各比特數的總和與為了確定上述成為訪問對象的存儲器單元而分別使用的存儲體地址、行地址、列地址的各比特數的總和相等，并且，(ii)從上述存儲器控制器輸出的行地址的比特數比為了確定上述成為訪問對象的存儲器單元而使用的行地址的比特數多1比特，并且，(iii)從上述存儲器控制器輸出的存儲體地址的比特數比為了確定上述成為訪問對象的存儲器單元而使用的存儲體地址的比特數少1比特時，使用從上述存儲器控制器輸出的行地址的最上位比特來生成對于確定上述成為訪問對象的存儲器單元來說所缺少的存儲體地址的最上位比特，并將生成的該存儲體地址的最上位比特輸出到上述存儲器。

2.根據權利要求1所述的存儲器模塊，其特征在于，

上述地址生成電路具備：

寄存器，其臨時存儲從上述存儲器控制器輸出的行地址的最上位比特；

輸出選擇部，其將從上述存儲器控制器輸出的行地址的最上位比特或者上述寄存器所存儲的行地址的最上位比特作為對于確定上述成為訪問對象的存儲器單元來說所缺少的存儲體地址的最上位比特并輸出到上述存儲器；以及

命令分析部，其根據從上述存儲器控制器輸出的行地址選通信號、列地址選通信號以及寫使能信號，對用于指定針對上述存儲器的訪問方法的命令進行分析，將分析后的該命令輸出到上述寄存器以及上述輸出選擇部，

其中，上述寄存器根據從上述命令分析部輸入的命令來對上述行地址的最上位比特進行存儲以及重置，

上述輸出選擇部根據從上述命令分析部輸入的命令來輸出從上述存儲器控制器輸出的行地址的最上位比特或者上述寄存器中所存儲的行地址的最上位比特。

3.一種存儲器模塊，具備：

存儲器，其具有多個存儲體，上述多個存儲體分別具備矩陣狀排列的多個存儲器單元，上述存儲器根據所輸入的規定的比特數的存儲體地址、規定的比特數的行地址、規定的比特數的列地址來確定成為訪問對象的存儲器單元；以及

地址生成電路，其在(i)從存儲器控制器分別輸出的存儲體地址、行地址、列地址的各比特數的總和與為了確定上述成為訪問對象的存儲器單元而分別使用的存儲體地址、行地址、列地址的各比特數的總和相等，并且，(ii)從上述存儲器控制器輸出的行地址的比特數比為了確定上述成為訪問對象的存儲器單元而使用的行地址的比特數多1比特，并且，(iii)從上述存儲器控制器輸出的列地址的比特數比為了確定上述成為訪問對象的存儲器單元而使用的列地址的比特數少1比特時，使用從上述存儲器控制器輸出的行地址的最上位比特來生成對于確定上述成為訪問對象的存儲器單元來說所缺少的列地址的最上位比特，并將生成的該列地址的最上位比特輸出到上述存儲器。

4.根據權利要求3所述的存儲器模塊，其特征在于，

上述地址生成電路具備：

寄存器，其臨時存儲從上述存儲器控制器輸出的行地址的最上位比特；

輸出選擇部，其將從上述存儲器控制器輸出的行地址的最上位比特或者上述寄存器所存儲的行地址的最上位比特作為對于確定上述成為訪問對象的存儲器單元來說所缺少的列地址的最上位比特并輸出到上述存儲器；以及

命令分析部，其根據從上述存儲器控制器輸出的行地址選通信號、列地址選通信號以及寫使能信號，對用于指定針對上述存儲器的訪問方法的命令進行分析，將分析后的該命令輸出到上述寄存器以及上述輸出選擇部，

上述寄存器根據從上述命令分析部輸入的命令來對上述行地址的最上位比特進行存儲以及重置，

上述輸出選擇部根據從上述命令分析部輸入的命令來輸出從上述存儲器控制器輸出的行地址的最上位比特或者上述寄存器中所存儲的行地址的最上位比特。

5.根據權利要求2或4所述的存儲器模塊，其特征在于，

上述寄存器在從上述存儲器控制器輸出的片選信號的下降沿確定從上述命令分析部輸入的命令。

6.根據權利要求2或4所述的存儲器模塊，其特征在于，

上述寄存器在從上述存儲器控制器輸出的時鐘信號的上升沿確定從上述命令分析部輸入的命令。